[发明专利]基于复杂度均衡的并行编解码方法、装置及系统

说明书

本发明公开了一种基于复杂度均衡的并行编解码方法、装置及系统，所述方法包括：初始化图像编码划分，依据初始图像编码划分参数对输入的第一视频帧进行编码，并将所述初始图像编码划分参数编入第一输出码流；统计分别依据所述初始图像编码划分参数处理所述第一视频帧的多核处理器的核心的前向复杂度统计参数；依据统计的前向复杂度统计参数、采用复杂度均衡算法动态计算得到当前图像编码划分参数，并依据所述当前图像编码划分参数对输入的第二视频帧进行编码，且将所述当前图像编码划分参数编入第二输出码流。本发明能够降低使用多核处理器的使用频率，减小使用处理器的成本，提高编码器的并行度，从而提高视频编解码的性能。

技术领域

本发明属于视频编解码技术领域，具体而言，涉及一种基于复杂度均衡的并行编解码方法、装置及系统。

背景技术

随着高清视频技术的不断发展以及视频压缩能力的不断提高，视频编解码算法的复杂度也在不断提升，单核处理器已无法满足编解码的计算量需求，在此情势下，处理器多核化则应运而生。

目前，在当前处理器的多核发展趋势下，对视频编码器标准的并行编码的支持也提出了比较高的要求。

传统的高级视频编解码标准包含多种图像编码划分。在主流高级视频编解码标准中，如在H.264等标准中采取片（Slice）对图像进行图像编码划分，或在HEVC（HighEfficiency Video Coding，高效率视频编码）标准中采取WPP（Wavefront ParallelProcessing，波前并行处理）（如图1所示）、Tile（子图像）划分（如图2所示）、或Slice对图像进行图像编码划分。而片（Slice）的划分不是针对于并行编码提出的，在码流结构设计、视频压缩率等方面都不能很好的支持并行视频编码。

随着高级视频编解码标准的发展，最新被提出的HEVC标准与之前的视频编解码标准在支持并行编解码方面有很大的提高，特别是WPP与Tile工具集的提出，使得编码器从码流结构到编码器的算法工具集的支持都有了很大的提升。虽然这些图像编码划分（WPP与Tile）提供了并行的可能，但要最大限度的发展编码器的性能，如何提高算法并行度是我们不得不考虑的途径之一。在计算机体系结构中，算法并行度是指总算法计算在多核架构下能够并行的程度，如算法在单核处理器下的执行时间为D，如果在n个核的处理器下计算时间为d，那这个算法在n核处理器下的并行度则为D/（n*d）。显而易见地，如果算法不支持并行，且只能在单核上运行，无法利用多核的优势，从而算法实时性会受到很大影响。

据标准组织统计，HEVC编解码标准中提供的WPP与Tile算法工具集随着图像编码划分的增多，其处理的算法并行度快速下降，例如在对8个核的处理器中对高清视频序列（分辨率1920x1080）使用Tile与WPP工具集进行编码，对于大部分视频序列进行处理的算法并行度通常不足70%，当然，对于具有更多的图像编码划分，编解码算法的并行度越低。现有视频编码标准解码架构中图像编码区域划分示意如图3所示。

假设某段1080p视频采用HEVC进行编码压缩，通过8核处理器支持1080p的HEVC编码器。如果在视频内容中，其某个区域的运动复杂度比较高，而其他的区域则相对较低，使用HEVC标准中的Tile与WPP算法工具集对图像进行图像编码划分，并划分未8个Tile的编码区域，要完成一帧的编码，则需要等待8个Tile中最耗时的那个Tile编码完成。如果算法并行度太低，势必会影响编码器的实时性，增加使用成本。除此之外，较低的算法并行度还会增加编码器的功耗。

因此，如何发挥处理器的性能，提高编码器的实时性是亟待需要解决的问题。

发明内容

鉴于此，本发明实施例的目的在于提供一种基于复杂度均衡的并行编解码方法、装置及系统。

本发明实施例采用以下技术方案实现：

一种基于复杂度均衡的并行编码方法，包括：