[发明专利]寻找最小值与次小值的一套低复杂度算法及硬件结构

说明书

技术领域

本发明涉及一种寻找最小值与次小值的一套低复杂度算法及采用该算法实现的硬件结构，属于通信领域中的译码器硬件设计领域。

背景技术

目前，LDPC(Low-Density Parity-Check，低密度奇偶校验)码已经大量应用在通信编码领域，比如第二代卫星数字化视频广播(DVB-S2)、数字电视地面广播传输(DMB-TH)、中国移动多媒体广播(CMMB)、802.16e、802.11n/ac等。为适应未来通信系统广泛通用的要求，设计一种低复杂度、低功耗的LDPC码译码器已成为研究热点之一。对于LDPC码，其译码算法主要有Sum-Product和Min-Sum等算法。Min-Sum算法及其优化算法相对于Sum-Product算法的硬件复杂度更低。Min-Sum算法译码器包含变量节点(variab1enodes)及校验节点(check nodes)，其中校验节点的运算量远远大于变量节点，因此Min-Sum算法的复杂度主要集中于校验节点。为了进一步的降低Min-Sum算法的硬件复杂度，学者们对Min-Sum算法中的校验节点进行了优化。在Min-Sum算法中需要大量的数据比较运算以获取校验节点输入数据中的最小值和次小值。针对如何有效地取得最小值和次小值，本领域提出了TS(Tree Structure)方案。

TS方案由2-mVG和CU构成。CU的功能是从输入数据中寻找最小值、次小值以及最小值的位置索引值。图4所示的为具有2^k个输入的TS方案，图中mn0模块及mnA模块的作用是对2个输入值进行比较，并输出2个输入值中的较小值，其中图4右侧部分虚线框中部分为CU的结构示意图。CU有两组输入{min_1stA,min_2ndA,indexA}和{min_1stB,min_2ndB,indexB}。其中min_1stA≤min_2ndA，min_1stB≤min_2ndB；indexA、indexB分别为各组较小值的位置索引值。首先，对min_1stA、min_1stB进行比较得到的较小值为{min_1stA,min_2ndA；min_1sm,min_2ndB}的最小值。同时，对min_1stA、min_2ndB比较输出zO，对min_2ndA、min_1stB比较输出z1。然后，将z0、z1作为1位2选1数据选择器的输入，选择输出次小值。同时，CU输出最小值的位置索引值。每个CU需要3个比较器。

校验节点的输入数据量很大的时候，TS方案所提出的硬件结构仍然需要大量的比较器，该方案仍然有待进一步优化。

发明内容

本发明要解决的技术问题是减少在Min-Sum算法中进行大量的数据比较运算时使用的比较器的数量。

为了解决上述技术问题，本发明的一个技术方案是提供了一种寻找最小值与次小值的一套低复杂度算法，其特征在于，针对2^k个输入数据，其步骤为：

第一步、将2^k个输入数据分为2^k-1组，每组数据包含2个数据，使用2-mVG模块对每组数据进行比较，得到每组数据的较大值、较小值以及较小值的位置索引值，将与一组数据对应的较大值、较小值以及较小值的位置索引值归为一组2-mVG输出数据组，其中，2-mVG模块的作用是对2个输入值进行比较，输出较小值和较大值，并且给出较小值的位置索引值；共需2^k-1个2-mVG模块，输出2^K-₁组数据；