[发明专利]非易失性存储器元件及其制造方法

权利要求书

1.一种非易失性存储器元件，其特征在于，所述存储器元件包括：

一第一非易失性存储器单元，用来储存二位元数据，包括：

一第一晶体管和一第二晶体管，设置于一基板上，其中所述第一晶体管和所述第二晶体管共用一源极区，其中所述第一晶体管的一第一栅极和所述第二晶体管的一第二栅极为一字线的不同部分；

一第一电阻转态元件和一第二电阻转态元件，分别耦接至所述第一晶体管的一第一漏极区和所述第二晶体管的一第二漏极区；

一第一源极线，耦接至所述第一源极区；

一第一位线，耦接至所述第一电阻转态元件；以及

一第二位线，耦接至所述第二电阻转态元件；

其中所述第一源极线、所述第一位线和所述第二位线位于一金属层且互相平行，以及

其中所述字线分别垂直于所述第一源极线、所述第一位线和所述第二位线；

一第二非易失性存储器单元，用来储存二位元数据，包括：一第三电阻转态元件和一第四电阻转态元件；以及

一顶电极接触插塞，耦接至所述第一非易失性存储器单元的所述第一电阻转态元件和所述第二非易失性存储器单元的所述第三电阻转态元件。

2.根据权利要求1所述的非易失性存储器元件，其特征在于，所述第一非易失性存储器单元更包括一底电极接触插塞，耦接至所述第一电阻转态元件，其中所述第一电阻转态元件包括：

一底电极，设置于所述底电极接触插塞上，且与所述底电极接触插塞接触；

一电阻转态层，设置于所述底电极上；以及

一顶电极，设置于所述电阻转态层上；

其中所述顶电极接触插塞，设置于所述顶电极上，且与所述顶电极接触。

3.根据权利要求1所述的非易失性存储器元件，其特征在于，

所述第二非易失性存储器单元的所述第三电阻转态元件耦接至所述第一位线，且其中所述第二非易失性存储器单元的一第三晶体管和一第四晶体管共用一第二源极区。

4.根据权利要求3所述的非易失性存储器元件，其特征在于，所述存储器元件还包括：

一第二源极线，耦接至所述第二非易失性存储器单元的所述第二源极区；以及

一第三位线，耦接至所述第二非易失性存储器单元的一第四电阻转态元件；

其中所述第二源极线、所述第一位线和所述第三位线位于所述金属层且互相平行，以及

其中所述第二非易失性存储器单元的所述第三晶体管的一第三栅极和所述第四晶体管的一第四栅极为所述字线的其他不同部分，且所述字线分别垂直于所述第二源极线和所述第三位线。

5.一种非易失性存储器元件的制造方法，其特征在于，所述制造方法包括下列步骤：

提供一基板；

于所述基板上沿一第一方向形成一栅极条状结构，其中所述栅极条状结构作为一字线；

于所述栅极条状结构的一第一侧形成一第一源极区和一第二源极区，且于栅极条状结构的一第二侧形成一第一对漏极区和一第二对漏极区；

于所述基板上形成一第一源极接触，耦接至所述第一源极区和所述第二源极区；

于所述基板上形成一第一至第四底电极接触插塞，分别耦接至所述第一对漏极区和所述第二对漏极区；

于所述第一至第四底电极接触插塞上形成一第一至第四电阻转态元件；

于所述第一至第四电阻转态元件上形成一第一顶电极接触插塞和一第二顶电极接触插塞，其中所述第一顶电极接触插塞耦接至所述第一和第二电阻转态元件、所述第二顶电极接触插塞耦接至所述第三和第四电阻转态元件；

于所述第一源极接触上形成一源极接触插塞；

于所述第一顶电极接触插塞和所述第二顶电极接触插塞上形成一第一位线和一第二位线，其中所述第一位线和所述第二位线分别耦接至所述第一顶电极接触插塞和所述第二顶电极接触插塞；以及

于所述源极接触插塞上形成一第一源极线，其中所述第一源极线耦接至所述第一源极区；

其中所述第一源极线、所述第一位线和所述第二位线位于一金属层且沿一第二方向延伸且互相平行，以及

其中所述字线分别垂直于所述源极线、所述第一位线和所述第二位线。

6.根据权利要求5所述的非易失性存储器元件的制造方法，其特征在于，所述第一源极区、所述第一对漏极区的一第一漏极区及位于其间的部分所述栅极条状结构构成一第一非易失性存储器单元。