[发明专利]一种便携式主站的数据存储系统及方法

说明书

技术领域

本发明属于电子电路领域，尤其涉及一种便携式主站的数据存储系统及方法。

背景技术

在便携式主站系统的设计中，采用的是多任务实时控制架构，这种架构主要依赖精确的时钟分时电路来完成的。这就要求任务数据存储的相对稳定。

在实际现场环境中，由于受到工况环境中的电磁干扰和高频电路的本身干扰，时钟定时往往会产生偏差，造成定时不稳定，引起事件任务工作状态的不稳定，严重时会引起整个便携式主站系统的崩溃。

在这种情况下，必须在定时电路中引入并行状态处理机制，依靠稳定的双口缓冲，定时分配任务。

发明内容

本发明的目的在于提供一种便携式主站的数据存储系统及方法，来实现便携式主站系统数据存储的相对稳定，具有效率高，性能好、成本低的优点。

实现上述目的的一个技术方案是：提供一种便携式主站的数据存储系统，其包括：任务执行CPU、写数据寄存器、读数据寄存器、写指令寄存器和读指令寄存器；

其中，任务执行CPU通过数据写总线连接写数据寄存器；写数据寄存器通过数据共享总线连接读数据寄存器；读数据寄存器通过数据读总线连接任务执行CPU；

任务执行CPU还通过指令写总线连接写指令寄存器；写指令寄存器通过指令共享总线连接读指令寄存器；读指令寄存器通过指令读总线连接任务执行CPU。

实现上述目的的另一个技术方案是：提供一种便携式主站的数据存储方法，其中：

任务执行CPU通过数据写总线，将数据输送至写数据寄存器；写数据寄存器将数据输送至数据共享总线；读数据寄存器从数据共享总线获取数据后，通过数据读总线将数据输送至任务执行CPU进行检查；

任务执行CPU通过指令写总线，将指令输送至写指令寄存器；写指令寄存器将指令输送至指令共享总线；读指令寄存器从指令共享总线获取指令后，通过指令读总线将指令输送至任务执行CPU进行检查。

由于采用了本发明提供的一种便携式主站的数据存储系统及方法，数据及指令的读、写过程都有逆向的检查路径，并且数据读写、指令读写总线分开，因此实现了便携式主站系统数据存储的相对稳定，具有效率高，性能好、成本低的优点。

附图说明

图1是本发明的结构示意图。

具体实施方式

下面将结合附图对本发明作进一步说明。

请参照图1，图中给出了一种便携式主站的数据存储系统，包括：任务执行CPU、写数据寄存器、读数据寄存器、写指令寄存器和读指令寄存器。

其中，任务执行CPU通过数据写总线连接写数据寄存器；写数据寄存器通过数据共享总线连接读数据寄存器；读数据寄存器通过数据读总线连接任务执行CPU；

任务执行CPU还通过指令写总线连接写指令寄存器；写指令寄存器通过指令共享总线连接读指令寄存器；读指令寄存器通过指令读总线连接任务执行CPU。

基于上述系统，本发明的便携式主站的数据存储方法中，任务执行CPU通过数据写总线输入数据至写数据寄存器，写数据寄存器的数据输出给数据共享总线，数据共享总线的数据输入读数据寄存器，读数据寄存器输出数据至任务执行CPU；

任务执行CPU通过指令写总线输入指令至写指令寄存器，写指令寄存器的指令输出给指令共享总线，指令共享总线的指令输入读指令寄存器，读指令寄存器输出指令至任务执行CPU。

本发明的工作原理是：应用数据读写总线和指令读写总线分开并行处理和逆向检查的工作原理，从而通过提供的一种便携式主站的数据存储系统及方法，实现了便携式主站系统数据存储的相对稳定，具有效率高，性能好、成本低的优点。

以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范围。