[发明专利]半导体元件的制造方法

说明书

技术领域

本发明涉及一种半导体元件的制造方法，且特别涉及一种存储器元件的制造方法。

背景技术

为了提高集成电路的操作速度，并且符合消费者对于小型化电子装置的需求，电子装置中的半导体元件有持续缩小的趋势。不过，随着半导体元件的微型化，在制造工艺控制和元件性能方面也遭遇许多意想不到的挑战，亟待研究人员克服。

以快闪存储器（flash）为例，其结构近似一个标准的金属氧化物半导体场效晶体管，只是其栅极并非单层结构，是由控制栅极、浮置栅极和介于其间的栅间介电层所构成。一种公知的浮置栅极的制作方法，是在相邻的隔离结构之间填入多晶硅材料来形成浮置栅极。然而，随着元件尺寸缩小，隔离结构和隔离结构之间的距离愈来愈近，在其间填入材料变得愈加困难，而容易在浮置栅极中形成细缝。为此，发展出将浮置栅极的材料分作两道制造工艺步骤来沉积的技术，透过第一道沉积步骤，使沟渠的深度变浅，再透过第二道沉积步骤来填满沟渠。然而，在沟渠的宽度等于或小于数十纳米时，即使采用这种技术，可能仍旧难以顺利填满沟渠。

发明内容

本发明提供一种半导体元件的制造方法，可以改善元件尺寸缩小时在沟渠中填入材料所遭遇的问题。

本发明的半导体元件的制造方法包括以下步骤。在基底中形成多个隔离结构，其中每一隔离结构的顶表面高过于基底的顶表面，而相邻的隔离结构和位于其间的基底定义出第一沟渠。在基底上形成覆盖所述多个隔离结构且部分填满每一第一沟渠的第一导电层。在每一第一沟渠中的第一导电层上形成保护层。使第一导电层表面的一部分氧化，以形成牺牲层。移除牺牲层以及所述多个保护层。形成覆盖第一导电层且填满所述多个第一沟渠的第二导电层。

在本发明的一种实施方式中，使第一导电层表面的一部分氧化时，第一导电层被所述多个保护层覆盖的部分不被氧化。

在本发明的一种实施方式中，使第一导电层表面的一部分氧化的方法包括对第一导电层进行快速热氧化（RTO）制造工艺。

在本发明的一种实施方式中，牺牲层覆盖每一隔离结构，但不覆盖所述多个第一沟渠的底部。

在本发明的一种实施方式中，形成所述多个保护层的方法包括以下步骤。在第一导电层上形成填满每一第一沟渠的氧化保护层。然后，移除位于所述多个隔离结构上方的氧化保护层以及位于所述多个第一沟渠中的氧化保护层的一部分。

在本发明的一种实施方式中，所述多个保护层的厚度小于所述多个第一沟渠的深度的二分之一。

在本发明的一种实施方式中，保护层暴露出位于第一沟渠的侧壁上的第一导电层的一部分。

在本发明的一种实施方式中，形成所述多个保护层的方法包括在基底上形成一层旋涂式玻璃（SOG）。

在本发明的一种实施方式中，前述半导体元件的制造方法更包括在形成第一导电层之前，在每一第一沟渠的底部形成介电层。

在本发明的一种实施方式中，形成所述多个隔离结构的方法包括以下步骤。在基底上形成掩膜图案。以掩膜图案为蚀刻掩膜对基底进行蚀刻，以形成多个第二沟渠。形成填满所述多个第二沟渠的隔离材料层。移除掩膜图案。

基于上述，本发明提出一种半导体元件的制作方法，其中，透过对附着在沟渠侧壁上的导电层进行氧化以及氧化后蚀刻，加大了沟渠的宽度，也消除沟渠顶部两侧的悬突现象，以便利后续将材料填入沟渠的制造工艺；此外，在沟渠底部的导电层上形成保护层，可避免该处形成过多的氧化层，从而导致后续制造工艺中氧化层不易去除，造成第一导电层和第二导电层接触不良的现象，藉此，避免元件效能恶化。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例作详细说明如下。

附图说明

图1到图10是按照本发明的第一实施方式所绘示的半导体元件的制造方法的流程图。

其中，附图标记说明如下：

100：基底

100a、110a：顶表面

102：掩膜图案

102a：氧化物层

102b：氮化物层

104、112：沟渠

110：隔离结构

111：介电层

113：第一导电层

114：氧化保护层

116：保护层

118：牺牲层

120：第二导电层

D：深度

T：厚度

W1、W2：宽度

具体实施方式