[发明专利]基于状态机的ARINC429编解码逻辑的实现方法

说明书

技术领域

本发明涉及基于状态机的ARINC429编解码逻辑的实现方法，属于飞行器的数据通信技术领域。

背景技术

ARINC429总线将飞机的各系统或系统与部件通过双绞线互连起来，是各系统间或系统与部件间数字传输的主要途径。目前，飞行器的数据通信大多采用机载ARINC429通讯总线实现。

ARINC429通讯总线的通信协议编解码需要采用专业的集成芯片实现，如：HOLT公司的HS3282或DEVICE公司的DEI1016，这些芯片在其内部实现通信协议数据的串行→并行和并行→串行的转换。这种方案明显降低了ARINC429通讯总线设计的难度，缩短了开发周期；但在需要数据多发多收的场合，会导致系统成本成倍的增加；还会增加电路板的体积，造成系统的灵活性差。

发明内容

本发明目的是为了解决ARINC429通讯总线的通信协议编解码实现方式成本高，灵活性差的问题，提供了一种基于状态机的ARINC429编解码逻辑的实现方法。

本发明所述基于状态机的ARINC429编解码逻辑的实现方法，它基于通用控制器、编码电平转换单元、解码电平转换单元和FPGA芯片实现，

该逻辑方法通过通用控制器与FPGA芯片通过数据线、地址线和控制线进行信号交互，FPGA芯片再通过编码电平转换单元和解码电平转换单元与ARINC429总线进行通信协议数据传输；

通过FPGA芯片实现ARINC429总线的编解码逻辑，在FPGA芯片内部，通过解码逻辑模块接收RA、RB两路串行解码数据信号，并对两路串行解码数据信号实现ARINC429总线解码逻辑；通过编码逻辑模块实现ARINC429总线编码逻辑并输出TA、TB两路串行编码数据信号；

通过编码电平转换单元接收TA、TB两路串行编码数据信号，并将其进行电平转换后输出ARINC429总线标准电平；

通过解码电平转换单元接收ARINC429总线标准解码信号，并将其进行电平转换后输出RA、RB两路串行解码数据信号。

编码逻辑模块实现ARINC429总线编码逻辑并输出TA、TB两路串行编码数据信号的具体过程为：

编码逻辑模块内部模块包括编码状态控制器、编码FIFO寄存器、发送控制器、32位字长格式变换器、25位字长格式变换器、32位字长发送状态机、25位字长发送状态机和码制调元模块；

通用控制器输出字长设置信号longset和波特率设置信号speedset[0:1]给编码状态控制器，编码状态控制器将接收的字长设置信号longset写入编码配置寄存器获得编码的字长状态信号longreal，然后根据发送控制器的当前状态信号busy将编码的字长状态信号longreal和波特率设置信号speedreal[0:1]发送给发送控制器；

通用控制器输出写请求信号wrreq给编码FIFO寄存器，并输出待编码的32位并行数据data[0:31]给编码FIFO寄存器，编码FIFO寄存器输出写满缓存标志信号wrfull给通用控制器；编码FIFO寄存器接收发送控制器输出的读请求信号rdreq后将缓存后的并行数据q[0:31]输出给发送控制器，发送控制器同时接收编码FIFO寄存器发送的读空标志信号rdempty；

发送控制器根据字长状态信号longreal选择32位字长格式变换器或25位字长格式变换器，根据波特率设置信号speedreal[0:1]改变格式变换器、发送状态机及码制调元模块的工作时钟频率，根据字长状态信号longreal使能对应的格式变换器，并输出32位并行数据给相应的格式变换器；

当32位字长格式变换器接收32位并行数据时，给32位字长发送状态机发送使能信号en32，将接收的32位并行数据按照ARINC429协议要求的32位字长数据格式进行变换，并将变换后的32位并行数据data32[0:31]输出给32位字长发送状态机，32位字长发送状态机输出工作状态信号busy1给发送控制器；

当25位字长格式变换器接收32位并行数据时，给25位字长发送状态机发送使能信号en25，将接收的32位并行数据按照ARINC429协议要求的25位字长数据格式进行变换，并将变换后的25位并行数据data25[0:24]输出给25位字长发送状态机，25位字长发送状态机输出工作状态信号busy2给发送控制器；