[发明专利]用于粗粒度可重构系统的外存访问接口及其访问方法

说明书

技术领域

本发明涉及一种用于粗粒度可重构系统的外存访问接口及其访问方法。

背景技术

目前，可重构技术的出现大大改变了传统的嵌入式设计的方法，可重构计算作为一种新型时空域的计算模式，在嵌入式和高性能的计算领域具有广泛地应用前景，已经成为当前嵌入式系统发展的趋势。

近年来，可重构计算已经广泛地应用于各类工程应用领域中，主要包括：视频图像处理、数字信号处理、无线通信、数据加密等。随着各类软件应用的要求越来越高，相应的，对可重构系统的性能要求也越来越高。为了满足越来越高的性能要求，可重构系统的阵列规模也趋于扩大。

在一般的嵌入式系统中，经常采用基于SDRAM（同步动态随机存储器）的外部存储器。本质上，SDRAM结构的存储芯片并不能称为随机访问设备，因为它的三维组织结构（存储块、行、列）使得内部不同存储单元的访问时间也不同。这主要是由预充电和激活延迟造成的。对数据读取要在敏感放大器中进行，将要读取的数据所在的一个整行，存放在敏感放大器的过程称为行激活。每个存储块只有一个敏感放大器，也就是只能有一行数据处于被激活状态。对其他行数据读取时，需要进行行预充电，将敏感放大器的内容写回到存储体中，再激活需要读取的行数据。因此，SDRAM芯片进行访问时，外存访问接口必须根据当前操作地址对应存储块的状态来发出不同的命令：如果该存储块中没有行处于激活状态，则首先激活当前操作地址对应的行；然后对当前操作地址对应的列进行读写操作；如果该存储块中有行处于激活状态（每个存储块只可能有一个行激活），则如果已经激活的行就是当前操作地址对应的行，则对当前操作地址对应的列进行操作；如果已经激活的行不是当前操作地址对应的行，则对该存储块进行预充电，将已经激活的行关闭；接下来激活当前操作地址对应的行；最后对当前操作地址对应的列进行操作。

由此可见，SDRAM的这种行列组织特性使得访问不同行的存储单元时，由于需要进行预充电和激活的换行操作，造成了存储单元访问时间不同，换行过程带来的延时可能是读取时间的几倍至几十倍，其延时会导致性能的降低。因此，在可重构系统中，对于SDRAM结构的外存，一次新的读取访存操作总是存在一个最小的延迟X周期，X由可重构系统的外部存储器自身属性以及系统访存的时钟频率而定。

随着可重构系统规模的扩大，在同一个可重构系统中可能存在多个计算阵列，每个计算阵列都可能会对外部存储器进行访问。当有多个计算阵列同时对外部存储器发出访问请求时，就需要外存接口对这些访问请求进行仲裁决定访问权。传统设计中经常采用固定优先级的仲裁机制，但这种仲裁机制存在缺陷，比如当系统执行每种算法时，需要计算阵列1和计算阵列2对外部存储器进行大量访问，假设计算阵列1的优先级高于计算阵列2，那么计算阵列2的数据访问会被计算阵列1的数据访问阻止，造成两个计算阵列对外部数据的访问权严重不平衡，从而最终导致整个系统的计算过程被阻塞。

发明内容

本发明的目的是针对现有技术的不足而提供一种用于粗粒度可重构系统的外存访问接口及其访问方法，不仅提高粗粒度可重构系统计算阵列访问外部存储器的效率，同时避免多个计算阵列同时对外部存储器访问时因访问权严重不平衡而导致的系统阻塞。

为了实现发明目的，本发明公开了一种用于粗粒度可重构系统的外存访问接口，所述接口包括访问请求输入接口单元、第一级仲裁模块、第二级仲裁模块、控制允许信号输出接口单元、访问请求解析模块以及访问请求输出接口单元；所述访问请求输入接口单元用于接收粗粒度可重构系统的外存访问请求；所述第一级仲裁模块用于将访问请求输入接口单元的外存访问请求两两分包并为每个访问请求包分配优先级；所述第二级仲裁模块用于仲裁访问请求包内的两个输入请求，并且控制输入请求的预读取；所述控制允许信号输出接口单元用于输出控制允许信号；所述访问请求解析模块用于解析访问请求；所述访问请求输出接口单元用于输出已经解析的访问请求。