[发明专利]一种槽栅槽源SOI LDMOS器件

说明书

技术领域

 本发明属于半导体功率器件技术领域，特别涉及一种槽栅槽源SOI LDMOS器件。

背景技术

SOI(Silicon On Insulator)器件具有更高的转换速度、理想的介质隔离、低漏电流等优点，在智能集成电路设计中备受关注。高击穿电压和低比导通电阻一直是SOI功率器件研究的热点方向，各种新的器件结构不断被提出。随着集成电路集成度的不断提高，器件尺寸越来越小。在小器件尺寸下如何提高器件击穿电压，同时降低比导通电阻，成为SOI功率器件研究的一个难点。

传统SOI LDMOS器件中，对于小尺寸器件，横向耐压通常低于纵向耐压，所以击穿电压主要有横向耐压决定。随着器件尺寸的减小，漂移区长度也随之减小，器件所能承受的耐压越来越低。影响SOI LDMOS器件比导通电阻的两个关键因素为：电流传导路径和传导面积。对于传统SOI LDMOS结构，由于电流传导区域主要集中在器件表面附近，导致其比导通电阻非常大。

为了提高小尺寸SOI LDMOS器件的击穿电压，同时降低比导通电阻，槽（Trench）技术得到了广泛的应用。槽技术的应用主要包括槽栅（Trench Gate，TG）结构、槽漏（Trench Drain，TD）结构、槽栅槽漏（Trench Gate and Trench Drain，TGTD）结构。在槽栅结构中，贯穿于漂移区的纵向槽栅调制了漂移区电场，使漂移区电场分布更加均匀，提高了器件击穿电压。同时，该结构在纵向扩展了电流传导区域，使器件比导通电阻显著下降。但是，随着器件尺寸的缩小，槽栅结构在提高击穿电压及降低导通电阻方面的优势越来越弱。槽栅槽漏结构，在纵向具有宽的电流传导区域，同时，在横向缩短了电流传导路径，进一步降低了器件导通电阻。但槽栅槽漏结构的击穿电压比较低。

发明内容

本发明的目的在于针对上述存在问题，提供一种槽栅槽源SOI LDMOS器件，以实现进一步降低SOI LDMOS器件的比导通电阻，同时保持较高的器件击穿电压。

本发明的技术方案：

一种槽栅槽源SOI LDMOS器件，包括衬底层、埋氧层、有源半导体层、n⁺漏区、槽栅、栅氧层、介质埋层、槽源、源电极、栅电极、p阱和漏电极并组成SOI LDMOS器件，p阱内设有n⁺源区和p⁺p阱欧姆接触区，其特征在于:槽栅和槽源之间通过介质埋层隔离；n⁺源区的上部与栅氧层、介质埋层和槽源相接，p⁺p阱欧姆接触区的上部与槽源相接；p阱的底部与埋氧层相接。

所述槽栅、槽源材料为重掺杂多晶硅。

所述介质埋层和埋氧层材料均为二氧化硅。

本发明的优点是：

该槽栅槽源SOI LDMOS器件中，纵向槽栅聚集了高电场，使硅层电场减小，提高了器件横向耐压；作为器件漂移区的有源半导体层的纵向电场在槽栅的作用下分布均匀，提高了器件纵向耐压；由于采用了槽栅、槽源结构，使得源区位于硅层的底部，P阱与纵向槽栅形成了纵向导电沟道，在槽栅的作用下，p阱上方的漂移区内形成了较长的电子积累层，使电流在纵向传导面积扩大，同时电流在横向保持了较短的传导路径，显著的降低了器件导通电阻；该槽栅槽源SOI LDMOS不仅提高了器件耐压，还降低了器件导通电阻。

附图说明

图1为该槽栅槽源SOI LDMOS器件结构示意图。

图中：1.衬底层    2.埋氧层    3.有源半导体层    4. n⁺源区 

5. p⁺p阱欧姆接触区    6. n⁺漏区    7.槽栅    8.栅氧层   9.介质埋层  10.槽源    11.源电极   12.栅电极    13.p阱    14.漏电极。

图2为该槽栅槽源SOI LDMOS在反向击穿时的表面电场分布图。

图3为该槽栅槽源SOI LDMOS在反向击穿时的漏端纵向电场分布图。

图4为该槽栅槽源SOI LDMOS导通时电流线分布图。

具体实施方式

下面结合附图对本发明作进一步的具体说明。

实施例：