[发明专利]实时块浮点频域四路脉冲压缩器及其脉冲压缩方法有效
申请号: | 201410163740.7 | 申请日: | 2014-04-21 |
公开(公告)号: | CN103901405A | 公开(公告)日: | 2014-07-02 |
发明(设计)人: | 史江义;叶海南;陈付锁;马佩军;舒浩;贾琳黎;张璐;姜劼 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | G01S7/28 | 分类号: | G01S7/28 |
代理公司: | 陕西电子工业专利中心 61205 | 代理人: | 王品华;黎汉华 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 实时 浮点 四路 脉冲 压缩器 及其 压缩 方法 | ||
1.一种实时块浮点频域四路脉冲压缩器,包括:
输入数据转换模块(1),用于将输入的一组串行数据转换为四路并行数据,并将该四路并行数据转换为块浮点格式数据,最后将四路块浮点结果输出到块浮点FFT模块;
块浮点FFT模块(2),用于对来自输入数据转换模块的四路块浮点数据进行N点可变点FFT运算,其中N=2n,n=2,3,4,5......,并将FFT运算后的四路块浮点数据输出到四路匹配相乘模块;
四路匹配相乘模块(3),用于对来自块浮点FFT模块的四路块浮点数据进行四路匹配相乘运算后输出给块浮点IFFT模块;
块浮点IFFT模块(4),用于对来自四路匹配相乘模块的四路块浮点数据进行N点可变点IFFT运算,其中N=2n,n=2,3,4,5......,并将IFFT运算后的四路块浮点数据输出到输出数据转换模块;
输出数据转换模块(5),用于将来自块浮点IFFT模块的四路块浮点数据转换为一路串行块浮点数据,并将该串行数据转换为定点格式或者浮点格式,输出脉冲压缩结果。
2.根据权利要求1所述的实时块浮点频域四路脉冲压缩器,其特征在于,所述输入数据转换模块(1),包括一个串并转换单元(11),一个指数提取单元(12),一个块浮点格式转换单元(13);指数提取单元(12)对输入的一路串行数据进行指数提取,同时串并转换单元(11)将输入的一路串行数据转换成四路并行数据,再通过块浮点格式转换单元(13)将该四路并行数据转换成块浮点数据格式。
3.根据权利要求1所述的实时块浮点频域四路脉冲压缩器,其特征在于,所述块浮点FFT模块(2),采用块浮点数据格式运算,并将FFT运算结果进行四路并行输出。
4.根据权利要求1所述的实时块浮点频域四路脉冲压缩器,其特征在于,所述四路匹配相乘模块(3),包括一个匹配系数存储单元(31)和一个匹配相乘单元(32),该匹配系数存储单元(31)包括四个匹配系数存储器M1—M4;该四个匹配系数存储器M1—M4均通过数据总线与匹配相乘单元(32)相连;匹配相乘单元(32)将来自块浮点FFT模块的四路数据与来自四个匹配系数存储器M1—M4的匹配系数进行匹配相乘运算。
5.根据权利要求1所述的实时块浮点频域四路脉冲压缩器,其特征在于,所述输出数据转换模块(5),包括一个并串转换单元(51)和一个数据格式转换单元(52);并串转换单元(51)将输入的四路并行块浮点数据转换为一路串行块浮点数据,再通过数据格式转换单元(52)将该一路串行块浮点数据转换为定点数据或者是浮点数据。
6.一种实时块浮点频域四路脉冲压缩方法,包括如下步骤:
(1)在输入的k个串行数据后面补入N-k个“0”数据,以构成一个含有N个数据的一组数据,其中N=2n,n=2,3,4,5......,k≤N,并对该组数据进行定点格式指数提取或浮点格式指数提取,同时将该组数据转换成四路并行数据,再将四路并行数据转换为块浮点格式数据;
(2)采用块浮点数据格式对四路块浮点数据进行N点可变点FFT处理,输出处理后的四路块浮点数据;
(3)将FFT处理后的四路块浮点数据与存储在匹配系数存储器中的四路匹配系数进行四路匹配相乘运算,并输出运算后的四路数据;
(4)采用块浮点数据格式对四路匹配相乘运算后的四路数据进行N点可变点IFFT逆处理,并输出逆处理后的四路块浮点数据;
(5)将块浮点IFFT逆处理后的四路块浮点数据转换成一路串行块浮点数据,并将该一路串行块浮点数据转换成定点数据或者浮点数据。
7.根据权利要求6所述的一种实时块浮点频域四路脉冲压缩方法,其中步骤(2)所述的采用块浮点数据格式对四路块浮点数据进行N点可变点FFT处理,是将N点可变点FFT分为m步进行处理,每步处理包括如下两次运算:
(2a)对于每步处理输入数据,按照下式求出第一次运算的结果为:
其中,N=2n,n=2,3,4,5......,当n为偶数,m=n/2、当n为奇数,m=(n+1)/2,Y1、Y2、Y3、Y4分别第一次运算的输出序列,X为第一次运算的输入序列,i、i+N/4、i+N/2、i+3N/4表示当前处理数据在输入序列中的对应位置,0≤i≤N/4-1,为输入序列进行第一次运算所需的旋转因子;
(2b)对于第一次运算得到的结果,按照下式求得的第二次运算的结果:
其中,Z为第二次运算后的输出数据序列,k表示第一次运算结果在该数据序列中的对应位置,4k、4k+1、4k+2、4k+3表示第二次运算结果在输出数据序列中的对应位置,0≤k≤N/4-1,Y1、Y2、Y3、Y4分别第一次运算的输出序列,为第一次运算结果进行第二次运算所需的旋转因子。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410163740.7/1.html,转载请声明来源钻瓜专利网。