[发明专利]WPAN中部分并行输入的右移累加准循环矩阵乘法器

权利要求书

1.一种WPAN中部分并行输入的右移累加准循环矩阵乘法器，当采用近似下三角编码方法对WPAN标准QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，WPAN标准采用了一种码率η＝0.5的QC-LDPC码，b＝21，u＝2，以b比特为一段，向量m被等分为u段，即m＝(m₀,m₁)，部分校验向量p被等分为u段，即p＝(p₀,p₁)，其特征在于，所述乘法器包括以下部件：

b位移位寄存器对向量段进行循环右移；

生成多项式查找表L₀、L₁，分别预存准循环矩阵F中第0、1块列的循环矩阵生成多项式；

b位二进制乘法器M₀、M₁，分别对移位寄存器的内容和生成多项式查找表L₀、L₁的输出比特进行标量乘；

b位二进制加法器A₀、A₁，分别对b位二进制乘法器M₀、M₁的乘积和累加器R₀、R₁的内容进行模2加；

累加器R₀、R₁，分别存储b位二进制加法器A₀、A₁的结果以及最终的校验段p₀、p₁。

2.根据权利要求1所述的一种WPAN中部分并行输入的右移累加准循环矩阵乘法器，其特征在于，所述生成多项式查找表L₀、L₁分别存储F的第0、1块列中的所有生成多项式，对于任一块列，依次存储第0、1块行对应的生成多项式。

3.一种WPAN中部分并行输入的右移累加准循环矩阵串行乘法方法，当采用近似下三角编码方法对WPAN标准QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，WPAN标准采用了一种码率η＝0.5的QC-LDPC码，b＝21，u＝2，以b比特为一段，向量m被等分为u段，即m＝(m₀,m₁)，部分校验向量p被等分为u段，即p＝(p₀,p₁)，其特征在于，所述乘法方法包括以下步骤：

第1步，清零累加器R₀、R₁；

第2步，移位寄存器输入向量段m_i(0≤i<2)；

第3步，生成多项式查找表L₀、L₁分别输出准循环矩阵F第i块行中第0、1块列的生成多项式比特，这些生成多项式比特分别通过b位二进制乘法器M₀、M₁与移位寄存器的内容进行标量乘，b位二进制乘法器M₀、M₁的乘积分别通过b位二进制加法器A₀、A₁与累加器R₀、R₁的内容相加，b位二进制加法器A₀、A₁的和分别存入累加器R₀、R₁；

第4步，移位寄存器循环右移一位，重复第3步b次；

第5步，以1为步长递增改变i的取值，重复第2～4步2次，直到整个向量m输入完毕，此时，累加器R₀、R₁存储的分别是校验段p₀、p₁，它们构成了部分校验向量p＝(p₀,p₁)。