[发明专利]一次编程存储器

说明书

技术领域

本发明涉及一种存储器，且特别涉及一次编程存储器。

背景技术

众所周知，非挥发性存储器在断电之后仍旧可以保存其资料内容。一般来说，当非挥发性存储器制造完成并出厂后，使用者即可以编程(program)非挥发性存储器，进而将资料记录在非挥发性存储器中。而根据编程的次数，非挥发性存储器可进一步区分为多次编程存储器(multi-time programming memory，简称MTP存储器)，或者一次编程存储器(one time programming memory，简称OTP存储器)。

基本上，使用者可以对MTP存储器进行多次的储存资料修改。相反地，使用者仅可以编程一次OTP存储器。一旦OTP存储器编程完成之后，其储存的资料将无法修改。

请参照第1A图与第1B图，其所绘示为OTP存储器的记忆胞及其等效电路示意图。第1A图与第1B图中包括两个记忆胞110、120，每个记忆胞110、120中具有两个晶体管，可称为2T记忆胞。

如图第1A图所示，利用浅沟渠隔离结构(STI)130将P型基板(P-sub)100区分为两个部分以定义出两个记忆胞110、120的区域。于第一记忆胞110中，两个N掺杂区域111、112之间的P型基板100表面上具有第一栅极结构113，其包括一栅极氧化层(gate oxide layer)、多晶硅栅极层(poly gate layer)以及间隙壁(spacer)。再者，N掺杂区域112与浅沟渠隔离结构(STI)130之间的P型基板100表面上具有第二栅极结构114。再者，N掺杂区域111连接至位元线BL0、第一栅极结构113连接至字元线WL0、第二栅极结构114连接至控制线CL0。

同理，于第二记忆胞120中，两个N掺杂区域121、122之间的P型基板100表面上具有第一栅极结构123。再者，N掺杂区域122与浅沟渠隔离结构(STI)130之间的P型基板100表面上具有第二栅极结构124。再者，N掺杂区域121连接至位元线BL1、第一栅极结构123连接至字元线WL1、第二栅极结构124连接至控制线CL1。

如第1B图所示，第一记忆胞110中包括一开关晶体管T01以及一储存晶体管T00，开关晶体管T01栅极连接至字元线WL0，其第一源/漏端(drain/source terminal)连接至位元线BL0；储存晶体管T00栅极连接至控制线CL0，其第一源/漏端连接至开关晶体管T01的第二源/漏端，其第二源/漏端为浮接(floating)。

同理，第二记忆胞120中包括一开关晶体管T11以及一储存晶体管T10，开关晶体管T11栅极连接至字元线WL1，其第一源/漏端连接至位元线BL1；储存晶体管T10栅极连接至控制线CL1，其第一源/漏端连接至开关晶体管T11的第二源/漏端，其第二源/漏端为浮接。

举例来说，于编程第一记忆胞110时，提供0V信号至位元线BL0、3.3V信号至字元线WL0、6.5V信号至控制线CL0。则开关晶体管T01开启(turnon)，并造成储存晶体管T00的栅极氧化层被破坏，使得储存晶体管T00的栅极与第一源/漏端之间呈现短路的低电阻的特性。因此，第一记忆胞110可视为一第一储存状态。

另外，于编程第二记忆胞120时，提供0V信号至位元线BL1、3.3V信号至字元线WL1、0V信号至控制线CL1。则开关晶体管T11开启(turn on)，而储存晶体管T10的栅极氧化层不会被破坏，使得储存晶体管T10的栅极与第一源/漏端之间呈现开路的高电阻的特性。因此，第二记忆胞120可视为一第二储存状态。

请参照第1C图，其所绘示为现有OTP存储器编程后的记忆胞等效电路示意图。经由上述的方式编程后，第一记忆胞110中的储存晶体管T00可等效为一电阻，其具有低电阻的特性，可视为第一储存状态。而第二记忆胞120中的储存晶体管T10可等效为一电容，其具有高电阻的特性，可视为第二储存状态。

请参照第2A图与第2B图，其所绘示为另一OTP存储器的记忆胞及其等效电路示意图。第2A图与第2B图中包括两个记忆胞210、220，每个记忆胞210、220中具有一个晶体管，可称为1T记忆胞。