[发明专利]带有牺牲阳极的半导体结构及其形成方法

说明书

封装半导体器件是通过在集成电路器件12的外部表面上形成导电焊盘14，在所述导电焊盘上形成钝化层24、56、106，移除在所述导电焊盘上的接合区上的一部分所述钝化层，在围绕所述接合区的大部分外围的周围形成牺牲阳极28、54、112，在所述接合区内形成导电接合34、62、116以及在所述导电接合和所述牺牲阳极的暴露部分的周围形成密封材料38、64、118。

技术领域

本公开通常涉及半导体工艺，更具体地说，涉及带有牺牲阳极的半导体结构。

背景技术

在使用铜线接合技术时，来自周围材料(例如密封剂、芯片附着环氧树脂以及衬底)的腐蚀会在湿气、温度以及电压环境的作用下迁移至引起腐蚀的线接合的金属间化合物(IMC)。这种腐蚀将导致例如在温度/湿度可靠性测试期间线接合的开路故障。

附图说明

本发明通过举例的方式说明并不被附图所限制，在附图中类似的参考符号表示相同的元素。附图中的元素说明是为了简便以及清晰，不一定按比例绘制。

图1-图11根据实施例说明了在工艺的各个阶段的半导体结构的截面图。

图12-图16根据实施例说明了在工艺的各个阶段的半导体结构的截面图。

图17-图21根据实施例说明了在工艺的各个阶段的半导体结构的截面图。

具体实施方式

为了防止腐蚀侵袭线接合IMC，形成牺牲阳极以吸引腐蚀。如此，牺牲阳极代替IMC被腐蚀，从而导致线接合可靠性的增加。

图1以截面的形式，说明了半导体结构10的一部分，其中该半导体结构有半导体晶圆12和形成于晶圆12上的导电层14。晶圆12可以包括任何类型的半导体衬底，其中有源电路形成于半导体衬底内或上。晶圆12还包括任意数量的互连层，其形成于可提供有源电路和接合焊盘之间连接的结构上，其中所述连接可以由导电层14构成。在一个实施例中，导电层14毯式沉积在晶圆12上并包括金属(例如铝)。导电层14将被用于在晶圆12的顶面上形成接合焊盘。

图2以截面的形式，说明了在导电层14上形成牺牲层16之后的半导体结构10。牺牲层16可以毯式沉积在导电层14上。牺牲层16包括氧化还原电位高于导电层14的材料。例如，在一个实施例中，牺牲层16可以包括镁、锌等等及它们的合金。牺牲层16包括相对于线接合系统的一个或多个元件(例如，IMC、接合焊盘、导电等等)优先腐蚀的材料。

图3以截面的形式，说明了在牺牲层16上形成图形化的掩模层18之后的半导体结构10。图形化的掩模层18可以是光致抗蚀剂层，并限定由导电层14构成的接合焊盘。注意，图形化的掩模层18可限定由导电层14构成的任意数量的接合焊盘。

图4以截面的形式，说明了在使用图形化的掩模层18蚀刻导电层14和牺牲层16之后的半导体结构10。图形化的掩模层18随后被移除。因此，如图4中所示，导电层14的剩余部分在晶圆12的上表面上形成接合焊盘(可以被称为接合焊盘14或导电焊盘14)。牺牲层16的剩余部分残留在接合焊盘14的主表面上。

图5以截面的形式，说明了在牺牲层16和接合焊盘14以及晶圆12上形成牺牲层20之后的半导体结构10。在一个实施例中，牺牲层20毯式沉积在晶圆12上，因此形成在牺牲层16和接合焊盘14的侧壁上。牺牲层20可以包括氧化还原电位高于导电层14的材料，并包括与牺牲层16相同或不同的材料。

图6以截面的形式，说明了在执行各向异性蚀刻之后的半导体结构10，其中该各向异性蚀刻移除了部分牺牲层20并从牺牲层20形成与导电层16和接合焊盘14的侧壁相邻的侧壁部分22。注意，侧壁部分22与接合焊盘14的四个小表面的每一个相邻，从而当从自上而下的角度来看的时候，完全包围导电层16和接合焊盘14。注意，侧壁部分22也可以被称为间隔物。