[发明专利]MVP处理器中有DMA参与的线程管理方法及装置

说明书

本发明涉及一种MVP处理器中有DMA参与的线程管理方法，包括如下步骤：将所述DMA虚拟通道与在该硬件内核上运行的软件线程绑定；判断是否进行DMA且软件线程必须等待所述DMA数据返回，如是，执行下一步骤，否则，执行线程中的其他指令；使所述软件内核除虚拟DMA通道外的其他部分进入休眠状态，并释放所述硬件内核；当所述DMA数据返回时，唤醒所述软件线程，在其得到空闲的硬件内核后配置该软件内核绑定的虚拟DMA通道到所述硬件内核。本发明还涉及一种实现上述方法的装置。实施本发明的MVP处理器中有DMA参与的线程管理方法及装置，具有以下有益效果：其硬件资源的使用效率较高。

技术领域

本发明涉及处理器领域，更具体地说，涉及一种MVP处理器中有DMA参与的线程管理方法及装置。

背景技术

在处理器操作过程中，在大多数情况下，都会涉及DMA（Direct Memory Access，直接内存存取），其包括请求、响应、传输和结束等阶段。DMA的作用是将数据由一个地址空间复制到另一个地址空间，例如，移动一个外部内存区块到处理器内部更快的内存区。在传统的DMA设计中，当软件线程发起DMA操作后，该软件线程可以执行其它的操作。这样DMA数据传输和CPU指令可并行执行。但对于有DMA数据依赖的软件线程来说，例如，该软件线程的下一步动作是处理这些通过DMA传输的数据，发起DMA后需要等待DMA数据传输完成才能继续下一步操作。这样软件线程不得不做些无用的操作(例如，执行nop指令)来等待DMA操作的结束。这种无用的等待操作造成硬件资源的浪费，影响软件的运行效率。在传统的处理器领域，该问题的解决由于处理器的内核（或硬件线程资源）的特性而较难，同时由于处理器的性能要求，对该问题的处理也不是非常迫切。一般依靠软件程序员在程序开发过程中尽可能避免这种硬件资源浪费。但是对于MVP处理器（一种具有多个MVP(Multi thread VirtualPipeline)硬件内核的处理器）而言，由于其具有多个处理器硬件内核资源，且由于其设计目的就是要达到较高的性能。所以，解决上述问题不仅是可能的，也是必要的。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述的在执行DMA时其软件线程可能出现等待进而带来硬件内核资源的浪费的缺陷，提供一种不会出现因执行DMA而造成硬件内核资源的浪费的MVP处理器中线程的管理方法及装置。

本发明解决其技术问题所采用的技术方案是：构造一种MVP处理器中有DMA参与的线程管理方法，所述MVP处理器包括多个硬件内核，一个软件线程在得到空闲的硬件内核并在其上运行时形成一个线程；一个线程配置有一个专用的虚拟DMA通道；所述线程的管理方法包括如下步骤：

A）将所述DMA虚拟通道与在该硬件内核上运行的软件线程绑定；

B）判断是否进行DMA且软件线程必须等待所述DMA数据返回，如是，执行下一步骤，否则，执行线程中的其他指令；

C）使所述软件内核除虚拟DMA通道外的其他部分进入休眠状态，并释放所述硬件内核；

D）当所述DMA数据返回时，唤醒所述软件线程，在其得到空闲的硬件内核后配置该软件内核绑定的虚拟DMA通道到所述硬件内核，形成线程并运行。

更进一步地，所述步骤C）中进一步包括：

C1）标记所述硬件内核的状态为空闲，使其进入处理器的空闲硬件内核等待队列，并由处理器的硬件线程控制器控制；

C2）标记所述硬件线程原先配置的虚拟DMA通道为忙碌，使所述处理器硬件线程管理器在为其分配软件线程时重新配置新的虚拟DMA通道。

更进一步地，所述处理器硬件线程控制器在分配空闲的硬件内核时优先分配其虚拟DMA通道空闲的硬件内核。

更进一步地，所述硬件内核通过与所述硬件线程控制器连接的寄存器标志位表示该硬件内核本身及其原先配置的虚拟DMA通道是否空闲。