[发明专利]一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法

说明书

技术领域

本发明属于微电子技术领域，涉及一种基于N型外延来提高N型DiMOSFET沟道迁移率方法。

背景技术

SiC以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料，并且具有远大于Si材料的功率器件品质因子。SiC功率器件MOSFET的研发始于20世纪90年代，具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。

然而，目前SiC功率MOS器件SiC和SiO₂的接触界面质量较差，高密度的界面态和界面粗糙导致器件沟道迁移率和导通电阻严重退化，甚至使基于SiC的器件的性能还达不到基于Si的器件的性能。因此，如何通过工艺和结构改进来降低SiC和SiO₂的接触界面粗糙和界面态密度一直是比较活跃的课题。

离子注入及高温退火工艺是造成SiC MOS器件界面粗糙的主要原因。研究表明1600度左右的高温退火后表面的粗糙度会增加10倍以上。尤其是对于双注入的DiMOSFET，离子注入带来的界面粗糙、高晶格损伤严重导致迁移率降低。为了提高沟道的迁移率，Sarit Dhar等人2010年提出在栅氧化之前对沟道进行氮注入，然后栅氧化的时候注入沟道表面的氮离子就可以减少SiC/SiO2表面的悬挂键，减少了界面的陷阱，从而提高了器件的迁移率。

这种方法采用的是在栅氧化之前对沟道进行氮离子注入，然后再栅氧化的工艺，以减少界面的陷阱，从而提高器件的迁移率。采用这种方法虽然在一定程度上改善了器件的界面特性，但是由于对器沟道件进行了二次离子注入，所带来的SiC和SiO₂的接触界面粗糙、高晶格损伤，虽然迁移率有较小提高，严重导致栅氧化层的可靠性降低，影响了器件的性能。

发明内容

本发明的目的在于克服上述技术存在的缺陷，提供一种基于N型纳米薄层来提高N型 iMOSFET沟道迁移率方法，以抑制注入工艺所带来的SiC和SiO₂的接触界面粗糙、高晶格损伤、低激活率等一系列问题对器件性能的影响，提高器件的性能。本发明的目的是这样实现的：

本发明的器件结构是在Sarit Dhar等人提出提高DiMOSFET沟道迁移率的方法上做出改进，将对沟道n型离子注入改为生长n型纳米薄层外延，以避免由注入工艺形成沟道所带来的界面粗糙、高晶格损伤、低激活率等一系列问题。其具体技术方案为：

一种N型DiMOSFET器件，自上而下包括：栅极、SiO₂隔离介质、源极、源区N⁺接触、P⁺接触、JFET区域、P阱、N^-漂移层、N⁺衬底和漏极，其中，在SiO₂隔离介质与JFET区域之间有N⁺外延层，所述的N⁺外延层，纵向位于SiO₂隔离介质与JFET区域之间，横向位于两个源区N⁺接触之间，随后随栅氧的氧化而氧化成栅氧化层。

优选地，所述的N⁺外延积累层厚度为2nm～5nm。

优选地，所述的栅极采用磷离子掺杂的多晶硅，掺杂浓度为5×10¹⁹cm^-3～1×10²⁰cm^-3。

优选地，所述的SiO₂隔离介质的厚度范围为50nm～100nm。

一种基于N型外延来提高N型DiMOSFET沟道迁移率方法，包括以下步骤：

(1)在N⁺碳化硅衬底片上生长8～9μm氮离子掺杂的N^-漂移层，掺杂浓度为1×10¹⁵cm^-3～2×10¹⁵cm^-3，外延温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；

(2)在氮离子掺杂的N^-漂移层上进行多次铝离子选择性注入，形成深度为0.5μm,掺杂浓度为3×10¹⁸cm^-3的P阱，注入温度为650℃；