[发明专利]一种电迁移的检测结构及检测方法

权利要求书

1.一种电迁移的检测结构，包括电迁移检测单元和应力电流单元；

所述应力电流单元包括环形振荡器、电阻器R0以及控制晶体管，其中所述环形振荡器的输出端与所述电阻器R0的第一端相连接，所述环形振荡器的输出端还与所述控制晶体管的栅极相连接；所述电阻器R0的第二端与所述电迁移检测单元相连接，所述控制晶体管的漏极与所述电阻器R0的第二端相连接；

其中所述环形振荡器分别连接至第一电源电压Vdd1和第二电源电压Vdd2，所述控制晶体管的源极与所述第一电源电压Vdd1相连接。

2.根据权利要求1所述的检测结构，其特征在于，所述电迁移检测单元包括：

待测器件；

第一电源连接端和第二电源连接端，分别和所述待测器件的两端相连接。

3.根据权利要求2所述的检测结构，其特征在于，所述电迁移检测单元还进一步包括金属通孔，用于将所述第一电源连接端和所述第二电源连接端与所述待测器件的两端相连接。

4.根据权利要求2所述的检测结构，其特征在于，所述电阻器R0的第二端与所述第一电源连接端相连接，所述控制晶体管的漏极与所述第一电源连接端相连接。

5.根据权利要求1所述的检测结构，其特征在于，所述环形振荡器包括3个或以上的奇数个非门，其中所述奇数个非门的输入端和输出端首尾相连，形成所述环形振荡器。

6.根据权利要求5所述的检测结构，其特征在于，每个所述非门中包括一个NMOS晶体管和一个PMOS晶体管。

7.根据权利要求6所述的检测结构，其特征在于，其中所述NMOS晶体管的栅极和所述PMOS晶体管的栅极相连，以形成所述非门的输入端；

所述NMOS晶体管的漏极和所述PMOS晶体管的漏极相连，以形成所述非门的输出端；

所述NMOS晶体管的源极连接所述第二电源电压Vdd2，所述PMOS晶体管的源极连接所述第一电源电压Vdd1。

8.根据权利要求1所述的检测结构，其特征在于，所述电阻器R0的电阻值为1-10000欧姆。

9.根据权利要求1所述的检测结构，其特征在于，所述控制晶体管选用NMOS晶体管，以控制直流电与时间相关电介质击穿和交流电与时间相关电介质击穿。

10.一种基于权利要求1至9之一所述的检测结构的检测方法，包括：

步骤(a)在所述应力电流单元的两端施加相同的第一电源电压Vdd1和第二电源电压Vdd2，所述控制晶体管处于断路状态，所述电阻器R0处于工作状态，所述应力电流单元产生交流电流；

或步骤(b)在所述应力电流单元的两端施加大小相同方向相反的第一电源电压Vdd1和第二电源电压Vdd2，所述控制晶体管导通，所述电阻器R0处于短路状态，所述应力电流单元产生直流电流。

11.根据权利要求10所述的检测方法，其特征在于，所述步骤(a)中产生的交流电流的频率由所述电阻器R0的大小决定。

12.根据权利要求10所述的检测方法，其特征在于，所述步骤(a)中产生的交流电流的上升和下降的时间由所述环形振荡器中晶体管的沟道宽度决定。