[发明专利]时钟频率调制的方法和时钟频率调制装置

说明书

技术领域

本发明涉及通信领域，并且更具体地，涉及时钟频率调制的方法以及时钟频率调制装置。

背景技术

为了满足无线基站小型化、低成本和低功耗的发展趋势，已经开发出片上无线射频收发系统(ROC，Radio on Chip)芯片。ROC芯片将数字电路和射频(RF，Radio Frequency)电路集成到单芯片中，由此可以大大降低单板面积和基站成本，同时还可以将功耗降到最低且符合以太网供电(POE，Power over Ethernet)的趋势。

但是，ROC芯片中引入了新的问题，即数字电路对RF电路的干扰。现有的ROC芯片中，当数字电路采用单相时钟时，由于ROC芯片内部数字电路基本都在该时钟上升沿附近翻转，所以会存在一个较大的充放电的电流，从而在上升沿附近产生一个很高的干扰脉冲信号。由于无线射频的频带有几十个，无论选择任何时钟频率，干扰脉冲信号或者其衍生的谐波有可能落入部分射频频带的带内，从而引起接收灵敏度变差、接收ADC饱和或信号EVM恶化，导致无法满足协议指标要求。由此可见，如何避免数字电路对RF电路的干扰，对于保证ROC芯片的性能是很重要的。

发明内容

本发明实施例提出了数模干扰抑制时采用的时钟频率调制的方法和时钟频率调制装置，旨在解决如何进行时钟频率调整以实现有效的数模干扰抑制的问题。

第一方面，提出了一种时钟频率调制的方法，包括：根据系统的第一数字时钟，确定N个数字时钟，所述N个数字时钟包括第二数字时钟和除所述第二数字时钟之外的N-1个数字时钟，且所述第一数字时钟分别与所述N-1个数字时钟的频率比值之和，等于所述第一数字时钟与所述第二数字时钟的频率比值的N-1倍，其中，N为大于2的整数；在一个调制周期内，用所述N个数字时钟将所述第一数字时钟拟合成周期性的所述第二数字时钟。。

结合第一方面，在第一方面的第一实施方式中，所述N个数字时钟分别为所述第一数字时钟的整数分频时钟，且所述N个数字时钟的分频系数互不相同。

结合第一方面或第一方面的第一实施方式，在第一方面的第二实施方式中，所述在一个调制周期内，用所述N个数字时钟将所述第一数字时钟拟合成周期性的所述第二数字时钟，包括：在一个所述调制周期内，将所述N个数字时钟分别映射到一个长度为M的伪随机噪声PN序列上，以使所述N个数字时钟的频率抖动随机化，其中，所述N个数字时钟在所述调制周期内分别出现的概率相等，所述PN序列的循环周期等于所述调制周期，N小于或等于2^M，M为正整数；利用映射到所述PN序列上的所述N个数字时钟，在一个所述调制周期内，将所述第一数字时钟拟合为周期性的所述第二数字时钟。

结合第一方面的第二实施方式，在第一方面的第三实施方式中，所述将所述N个数字时钟分别映射到一个长度为M的伪随机PN序列上，包括：当N等于2^M时，将所述N-1个数字时钟一一映射到所述PN序列的2^M-1个循环状态上，以及将所述第二数字时钟映射到所述PN序列的死状态上，其中，所述死状态为M个比特位均为0的PN码，其余PN码为循环状态。

结合第一方面的第二实施方式，在第一方面的第四实施方式中，所述将所述N个数字时钟分别映射到一个长度为M的伪随机PN序列上，包括：当N等于2^L且L为小于M的正整数时，从所述PN序列的M个比特位中选择L个比特位，将所述第二数字时钟映射到所述PN序列中所述L个比特位数值均为0的PN码上，将所述N-1个数字时钟映射到所述PN序列的其余PN码上，且其中任一数字时钟分别映射到所述L个比特位数值相同的多个PN码上。

结合第一方面以及第一至第四实施方式，在第一方面的第五实施方式中，在根据所述系统的所述第一数字时钟，确定所述N个数字时钟之前，还包括：对所述第一数字时钟进行第一先入先出FIFO缓存；在用所述N个数字时钟将所述第一时钟拟合成周期性的所述第二数字时钟之后，对所述N个数字时钟进行第二FIFO缓存；所述第二FIFO缓存与所述第一FIFO缓存同步，以使调制后的所述N个数字时钟的时延无抖动。