[发明专利]芯片内部节点电压的测试电路

说明书

技术领域

本发明涉及一种测试电路，尤其涉及一种芯片内部节点电压的测试电路。

背景技术

随着集成电路的高速发展，功能越来越复杂，规模越来越大的模拟电路、数模混合电路被集成在同一颗芯片上。这种趋势也伴随着集成电路的测试越来越复杂，成为芯片测试的瓶颈。模拟电路的功能、性能指标的可测性以及测试时间(成本)越来越成为让测试工程师头疼的问题。对于模拟集成电路、数模混合电路的模拟部分，没有统一的测试方法以达到最短的测试时间，缺乏有效的计算方式来达到测试覆盖率。

对于小规模的模拟芯片，通常采用将需要测试的待测节点连接到芯片焊盘PAD上然后通过扎探针的方式来测试。这种测试方式的优点是设计、测试简单，在电路设计上不需要额外的测试电路，对电路性能影响最小，在芯片测试上也比较简单，只需要扎探针到每个测试焊盘。缺点有两个：(1)当需要测试芯片内部很多节点的时候就相应地需要很多的测试焊盘。受到芯片面积、周长的限制，一颗芯片能够容纳的最多测试焊盘是有限的，有时候非常少，这通常叫Pad Limit；(2)在机台上测试一个PAD就需要扎一根探针，更多的PAD需要更多的探针，也就是更多的材料成本。

对于模拟电路的测试，更多的方式是电路设计人员专门设计额外的测试电路，对自己关心的节点，模块设计专门的扫描路径。这种方式，电路设计人员需要设计专门的时序扫描控制电路，专门的模拟总线，测试工程师需要设计专门的测试激励源。这些往往都需要大量的设计、验证工作，而且不像数字电路的DFT有很好的自动化流程。而且每一款芯片的测试需求都不同，不同的芯片需要不同的定制。这就造成了芯片设计周期的加长以及测试成本的上升。

发明内容

有鉴于现有技术的上述缺陷，本发明提供一种芯片内部节点电压的测试电路，以解决现有技术中的对芯片内部节点电压的测试方法不具备通用性、且耗时耗力的问题。

为实现上述目的，本发明提供了一种芯片内部节点电压的测试电路，设置于芯片内部且用于测试芯片内部的2ⁿ个待测节点的节点电压，n为正整数。芯片内部节点电压的测试电路包括移位寄存器模块、电压选择模块、比较模块、待测节点选择模块以及测试使能模块。移位寄存器模块的2ⁿ个输出端输出2ⁿ个移位时钟信号。电压选择模块的2ⁿ个输入端连接于移位寄存器模块的2ⁿ个输出端，电压选择模块接收2ⁿ个移位时钟信号。电压选择模块产生2ⁿ个参考电压，电压选择模块根据接收的2ⁿ个移位时钟信号在第一输出端输出第一参考电压，且在第二输出端输出第二参考电压。比较模块的第一输入端连接于电压选择模块的第一输出端以接收所述第一参考电压，比较模块的第二输入端连接于电压选择模块的第二输出端以接收所述第二参考电压，比较模块的第三输入端接收激励电压。比较模块根据接收的第一参考电压、第二参考电压以及激励电压输出锁存控制信号。待测节点选择模块的输入端连接于移位寄存器模块的2ⁿ个输出端与比较模块的输出端，待测节点选择模块接收2ⁿ个移位时钟信号与锁存控制信号，待测节点选择模块根据接收的2ⁿ个与锁存控制信号连接至待测节点的一个并且输出被连接的待测节点的节点电压。测试使能模块包括测试使能单元。测试使能单元的输出端连接于移位寄存器模块、电压选择模块、比较模块以及待测节点选择模块使能端，测试使能单元接收激励电压并向移位寄存器模块、电压选择模块、比较模块以及待测节点选择模块输出使能信号。

在本发明的较佳实施方式中，测试使能模块包括上电复位单元。上电复位单元连接于测试使能单元并能够于上电时控制所述芯片初始化。

在本发明的较佳实施方式中，移位寄存器模块包括时钟产生单元与移位寄存器单元。时钟产生单元产生时钟信号。移位寄存器单元的输入端连接于时钟产生单元的输出端。移位寄存器单元接收时钟信号与帧头信号，述移位寄存器单元的2ⁿ个输出端输出2ⁿ个移位时钟信号。

在本发明的较佳实施方式中，移位寄存器单元包括依次串联的2ⁿ个触发器。各个触发器的输入端分别连接于时钟产生单元的输出端以分别接收时钟信号。各个触发器的输出端分别输出一个移位时钟信号。