[发明专利]制造纳米级结构的方法和由此制造的纳米级结构

说明书

提供了制造纳米级结构的方法。所述方法包括以下步骤：在密集区中形成与第一开口相对应的第一硬掩模图案；在第一硬掩模图案上与第一开口对准形成第一引导元件；以及在稀疏区中形成第二硬掩模图案以提供隔离图案。在稀疏区中形成阻挡层以覆盖第二硬掩模图案。利用嵌段共聚物层的相分离而在密集区中形成第一畴和第二畴。也提供了相关的纳米级结构。

相关申请的交叉引用

本申请要求2013年12月2日向韩国知识产权局提交的申请号为10-2013-0148251的韩国专利申请的优先权，其全部内容通过引用合并于此。

背景技术

在制造诸如半导体器件的电子器件时，很多努力集中在将更多的图案集成在半导体衬底的有限面积中。即，对增大诸如半导体器件的电子器件的集成密度的尝试典型地集中于精细图案的形成。已经提出了各种技术来形成精细图案，诸如具有纳米级临界尺寸(CD)的小接触孔，尺寸为大约几纳米至大约几十纳米。在半导体器件的精细图案仅利用光刻工艺形成的情况下，由于在光刻工艺中使用的光刻装置的图像分辨率限制，所以在形成精细图案时会存在一些限制。

利用聚合物分子的自组装来形成精细图案的方法可以被看作候选，用于克服光刻工艺中所用的光学系统的图像分辨率限制并且用于克服光刻工艺中所用的光学系统的光源产生的光的波长。然而，利用自组装技术形成精细图案的方法正在发展。因而，在利用自组装技术形成高集成半导体器件的精细图案中仍存在一些困难。

发明内容

各种实施例涉及制造纳米级结构的方法和由此制造的纳米级结构。

根据一些实施例，一种制造纳米级结构的方法包括以下步骤：在硬掩模层上形成限定第一开口的第一初级掩模图案、和提供隔离图案的第二初级掩模图案；在第一开口的侧壁上形成第一引导元件，并且在第二初级掩模图案的侧壁上形成第二引导元件；利用第一引导元件和第二引导元件以及第一初级掩模图案和第二初级掩模图案作为刻蚀掩模来刻蚀硬掩模层，以形成第一开口延伸于其中的第一硬掩模图案和具有隔离图案的形状的第二硬掩模图案；去除第一初级掩模图案和第二初级掩模图案；形成覆盖第二硬掩模图案的阻挡层；形成嵌段共聚物层，所述嵌段共聚物层填充具有由第一引导元件限定的侧壁的第一开口和在第一引导元件之间的空间；以及将嵌段共聚物层相分离以在第一引导元件之间的空间中形成第一畴和第二畴。

根据另外的实施例，一种制造纳米级结构的方法包括以下步骤：提供限定第一开口的下部的第一硬掩模图案、设置在第一硬掩模图案上并且与第一开口对准的第一引导元件、以及与隔离图案相对应的第二硬掩模图案；形成覆盖第二硬掩模图案的阻挡层；形成填充第一开口以及在第一引导元件之间的空间的嵌段共聚物层；以及将嵌段共聚物层相分离以在第一引导元件之间的空间中形成第一畴和第二畴。

根据另外的实施例，一种制造纳米级结构的方法包括以下步骤：提供限定第一开口的第一硬掩模图案和与隔离图案相对应的第二硬掩模图案；形成覆盖第二硬掩模图案的阻挡层；形成覆盖第一硬掩模图案的嵌段共聚物层；以及将嵌段共聚物层相分离，以在第一硬掩模图案的第一开口之间的部分上形成第一畴和第二畴。

根据另外的实施例，一种制造纳米级结构的方法包括以下步骤：在密集区中提供限定第一开口的下部的第一硬掩模图案；在第一硬掩模图案上提供第一引导元件，所述引导元件限定第一开口的上部；在稀疏区中提供第二硬掩模图案，每个第二硬掩模图案与隔离图案相对应；在稀疏区中形成覆盖第二硬掩模图案的阻挡层；以及利用嵌段共聚物层的相分离在密集区中形成第一畴和第二畴。

根据另外的实施例，一种纳米级结构包括：限定第一开口的第一硬掩模图案、与隔离图案相对应的第二硬掩模图案、被设置在第一硬掩模图案上并且与第一开口对准的第一引导元件、覆盖第二硬掩模图案的阻挡层、被设置在第一引导元件之间的空间中的第一畴、以及在由第一畴限定的空间中的第二畴，其中，第一畴和第二畴由嵌段共聚物层的相分离获得。

附图说明

结合附图和所附详细描述，本公开的实施例将变得更加显然，其中：