[发明专利]一种SD卡模型的时序控制方法

说明书

技术领域

本发明涉及一种SD卡（Secure Digital Memory Card，安全数码存储卡）模型的时序控制方法，属于片上系统（System on a chip， SoC）芯片验证技术领域。

背景技术

对于一个SoC芯片，在一些应用中需要挂载外部设备，如SD卡，这就需要在SoC模块级中验证SD卡的控制器以及在顶层验证SoC系统能否对SD卡进行正确操作。模块级验证及顶层验证是在电脑上利用仿真软件进行验证，所以如果想在仿真时验证SoC芯片的SD功能的正确性就需要一个兼容性好的SD卡模型。

具体来说，SD卡是SD总线的外挂设备，通过SD控制器与片上总线AHB（Advanced High Performance Bus，高级高性能总线）相连，控制器分别通过命令线、数据线向SD卡端发送命令，并从SD卡端接收响应。通信过程中卡是被动的，再接收到控制器相关命令后进行相应的反馈。

在现有的技术中，一般采用设计的思想利用verilog语言设计SD卡模型，这种方法虽然可以设计SD卡模型，但是由于该类设计是采用时钟跳变进行时序控制，各个控制逻辑并行进行。

该类设计方法灵活性不足，表现在一方面是不能对时序做到很好的控制，如对于SD标准的时序值Ncr，如果采用该类设计的思想，也就是在某个时钟触发后再延时Ncr个时钟周期，从而导致代码很难调试，而且很难使得其值在2到64之间随机。

另一方面是难以利用状态机控制SD卡状态转换，如卡识别模式是一个顺序过程，而数据传输模式中的SD卡状态相互跳转。

发明内容

因此，本发明的目的在于提供一种SD卡模型的时序控制方法，以更好的控制SD卡模型的时序。

本发明采用以下技术方案：

一种SD卡模型的时序控制方法，用于SD卡模型验证的验证平台的激励创建有用于随机SD卡标准时序值的类，并匹配该随机SD卡标准时序值的类，还创建有关联不同时序值用以产生相应时序参数的类；

适配待测的SD卡模型，根据命令操作和数据读写生成激励时，对命令操作和数据读写的不同时段随机相应的时序值，并配置相应的时序参数。

上述SD卡模型的时序控制方法，生成激励时，命令操作与数据读写分开，并通过标志位标识命令操作与数据读写的起始位置，从而，区分出不同的时段而相应随机时序值，并配置相应的时序参数。

上述SD卡模型的时序控制方法，随机值包括：

Ncr：除了命令CMD2和ACMD41外的命令结束位到回复起始位之间的时钟周期；

Nac：命令结束位到读数据起始位之间的时钟周期。

上述SD卡模型的时序控制方法，命令操作中根据命令类型确定延时时间，并在延时时间到达后进入回复命令过程。

上述SD卡模型的时序控制方法，命令类型若为CMD2或者ACMD41，则延时5个时钟周期，若为其他命令则从2~64个时钟周期中随机出延时时间。

上述SD卡模型的时序控制方法，在数据读写中接收完一组数据，则在等待两个时钟周期后，在数据线DAT0上回复CRC状态。

依据本发明，通过随机SD卡标准时序值，也就是采用随机时序模型，借以更好的控制SD卡模型的时序。

附图说明

图1为命令操作流程图。

图2为数据读写流程图。

具体实施方式

一种SD卡模型的时序控制方法，所对应的SD卡模型包含以下文件：

sd_dev.sv，这是模型的顶层文件，用于连接模型的各个文件，包含了SD device（SD设备）与外部连接的接口。部分内容如下所示：

module sd_dev

(

  input sdclk,

  wire cmd,

  wire [3:0] dat

);

--------------------------------------

--------------------------------------

  sd_dev_io

    sd_dev_io (

      .clk(sdclk)

  );

  sd_dev_test

    sd_dev_test (

      .io (sd_dev_io),

      .mem_io (ahb_slv_mem_io)

  );