[发明专利]数据写入方法、存储器存储装置及存储器控制电路单元

说明书

本发明提供一种数据写入方法、存储器存储装置及存储器控制电路单元。此方法包括：接收写入指令，其中此写入指令指示将数据写入至一逻辑地址，并且此逻辑地址属于一逻辑程序化单元；当此逻辑程序化单元所映射的实体程序化单元所属的实体抹除单元是第一类实体抹除单元时，依据第一码率来将此数据与对应于此数据的校验码编程至此实体程序化单元；以及当此实体抹除单元是第二类实体抹除单元时，依据第二码率来将此数据与对应于此数据的校验码编程至此实体程序化单元，其中第一码率高于第二码率。藉此，可延长比特错误率较高的实体抹除单元的使用寿命。

技术领域

本发明是有关于一种数据写入机制，且特别是有关于一种用于可复写式非易失性存储器模块的数据写入方法、存储器存储装置及存储器控制电路单元。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内装于上述所举例的各种便携式多媒体装置中。

一般来说，可复写式非易失性存储器模块内的每一个实体区块的使用寿命是与实体区块的抹除次数有关。在一个实体区块被重复的抹除之后，存储在此实体区块内的数据的错误比特会逐渐增加。当数据的错误比特数超过可以正确地被更正的数量(例如，实体区块的抹除次数超过一抹除次数上限)时，此实体区块往往会被舍弃不用。

发明内容

本发明提供一种数据写入方法、存储器存储装置及存储器控制电路单元，可在实体抹除单元的比特错误率升高时，改为利用可靠度较高的方式来持续使用此实体抹除单元，而不是直接将其舍弃不用。

本发明提供一种数据写入方法，用于控制可复写式非易失性存储器模块，可复写式非易失性存储器模块包括多个实体抹除单元，每一所述实体抹除单元包括多个实体程序化单元，并且所述数据写入方法包括：接收写入指令，其中写入指令指示将一数据写入至多个逻辑单元的至少其中之一，其中所述逻辑单元的至少其中之一映射至所述实体程序化单元中的第一实体程序化单元，并且第一实体程序化单元属于所述实体抹除单元中的第一实体抹除单元；判断第一实体抹除单元属于第一类实体抹除单元或第二类实体抹除单元，其中第一类实体抹除单元的第一比特错误率低于第二类实体抹除单元的第二比特错误率；当第一实体抹除单元属于第一类实体抹除单元时，依据第一码率(code rate)来将数据与对应于数据的一校验码编程至第一实体程序化单元；以及当第一实体抹除单元属于第二类实体抹除单元时，依据第二码率来将数据与对应于数据的校验码编程至第一实体程序化单元，其中第一码率高于第二码率。

在本发明的一范例实施例中，所述判断第一实体抹除单元属于第一类实体抹除单元或第二类实体抹除单元的步骤包括：判断第一实体抹除单元的比特错误率评估值是否符合门槛条件；若第一实体抹除单元的比特错误率评估值不符合门槛条件，判定第一实体抹除单元属于第一类实体抹除单元；以及若第一实体抹除单元的比特错误率评估值符合门槛条件，判定第一实体抹除单元属于第二类实体抹除单元。

在本发明的一范例实施例中，所述数据写入方法还包括：根据第一实体抹除单元的抹除次数信息、写入次数信息、读取次数信息、错误比特数信息、错误比特率信息、数据存放时间信息及温度信息的至少其中之一或至少二者的组合，来决定第一实体抹除单元的比特错误率评估值。

在本发明的一范例实施例中，所述依据第一码率来将数据与对应于数据的校验码写入至第一实体程序化单元的步骤包括：将数据分成至少一第一数据段并且产生至少一第一校验码段，其中每一所述第一校验码段对应于所述第一数据段的其中之一。所述依据第二码率来将数据与对应于数据的校验码写入至第一实体程序化单元的步骤包括：将数据分成至少一第二数据段并且产生至少一第二校验码段，其中每一所述第二校验码段对应于所述第二数据段的其中之一。其中每一所述第一数据段的一数据长度相同于每一所述第二数据段的一数据长度，并且每一所述第一校验码段的一数据长度短于每一所述第二校验码段的一数据长度。