[发明专利]将数据写入至闪存的方法及相关的记忆装置与闪存

说明书

本发明公开了一种将一数据写入至一闪存的方法及相关的记忆装置与闪存，其中所述闪存为一三层式储存闪存，所述闪存中的每一个储存单元以一浮栅晶体管来实现，每一个储存单元支持八个写入电压位准，且所述方法包含：逐位地调整所述数据以产生一虚拟乱码位序列；以及仅以所述八个写入电压位准中的两个特定电压位准将所述虚拟乱码位序列写入至所述闪存中。本发明可以使得写入的数据具有较佳的噪声边限。

技术领域

本发明涉及闪存，尤其涉及一种将数据写入至闪存的方法及相关的记忆装置与闪存。

背景技术

闪存可通过电子式的抹除(erase)与写入/程序化(program)以进行数据储存，并且广泛地应用于记忆卡(memory card)、固态硬盘(solid-state drive)与可携式多媒体播放器等等。由于闪存为非挥发性(non-volatile)内存，因此，不需要额外电力来维持闪存所储存的信息，此外，闪存可提供快速的数据读取与较佳的抗震能力，而这些特性也说明了闪存为何会如此普及的原因。

闪存可区分为NOR型闪存与NAND型闪存。对于NAND型闪存来说，其具有较短的抹除及写入时间且每一内存单元需要较少的芯片面积，因而相较于NOR型闪存，NAND型闪存会允许较高的储存密度以及较低的每一储存位的成本。一般来说，闪存以内存单元数组的方式来储存数据，而内存单元是由一浮栅晶体管(floating-gate transistor)来加以实现，且每一内存单元可通过适当地控制浮栅晶体管的浮动闸极上的电荷个数来设定导通所述浮栅晶体管所实现的所述内存单元的所需临界电压，进而储存单一个位的信息或者一个位以上的信息，如此一来，当一或多个预定控制栅极电压施加于浮栅晶体管的控制栅极之上，则浮栅晶体管的导通状态便会指示出浮栅晶体管中所储存的一或多个二进制数(binarydigit)。

在闪存中的第一个区块的一数据页中，通常会储存一个系统内部程序代码(In-System Programming code)，这个ISP码是用来储存闪存的一些基本信息，例如厂商名称、闪存格式(例如单层式储存(Single-Level Cell，SLC)、多层式储存(Multiple-LevelCell，MLC)或是三层式储存(Triple-Level Cell，TLC))…等等。当闪存控制器第一次读取此闪存时，闪存控制器会先读取此ISP码以获得所需的信息，之后才能对闪存进行读取写入等操作。

然而，在闪存的封装过程中，特别是三层式储存(TLC)架构的闪存，闪存中所储存的ISP码可能会因为温度或是其他原因而使得闪存单元中的内存单元的临界电压分布(threshold voltage distribution)有所改变，因此，使用原本的控制栅极电压设定(亦即临界电压设定)来读取内存单元中所储存的信息可能会因为改变后的临界变压分布而无法正确地获得所储存的信息。如此一来，闪存控制器有可能无法正确地读取ISP码，因而造成闪存无法使用的问题。

发明内容

因此，本发明的目的在于公开一种闪存的写入方法及相关的记忆装置与闪存，其写入的数据具有较佳的噪声边限(noise margin)，以解决现有技术的问题。

根据本发明一实施例，本发明公开一种将一数据写入至一闪存的方法，其中所述闪存为一三层式储存闪存，所述闪存中的每一个储存单元以一浮栅晶体管来实现，每一个储存单元支持八个写入电压位准，且所述方法包含：逐位地调整所述数据以产生一虚拟乱码位序列；根据所述虚拟乱码位序列中的每一个位来产生相对应的一最低有效位、一中间有效位以及一最高有效位；以及根据所述虚拟乱码位序列中的每一个位所产生的相对应的所述最低有效位、所述中间有效位以及所述最高有效位，并仅以所述八个写入电压位准中的两个特定电压位准将所述虚拟乱码位序列写入至所述闪存中。