[发明专利]一种行栅极扫描器及其驱动方法

权利要求书

1.一种行栅极扫描器，其特征在于，包括电源与时序控制模块、奇数行栅极驱动阵列及偶数行栅极驱动阵列，所述奇数行栅极驱动阵列及偶数行栅极驱动阵列分别和电源与时序控制模块连接，其中电源与时序控制模块输出信号包括高电压、第一低电压、第二低电压、第一时钟、第二时钟、第三时钟、第四时钟、第五时钟、第六时钟、第七时钟、第八时钟、第一触发时钟及第二触发时钟，第一到第八时钟信号高电平与高电压相等，其中第一时钟、第二时钟、第三时钟、第四时钟的低电平与第二低电压相等，第五时钟、第六时钟、第七时钟、第八时钟的低电平与第一低电压相等，其中第一低电压高于第二低电压。

2.根据权利要求1所述的行栅极扫描器，其特征在于，所述奇数行栅极驱动阵列由N级第一栅极驱动单元与N级第三栅极驱动单元交替相连组成，偶数行栅极驱动阵列由N级第二栅极驱动单元与N级第四栅极驱动单元交替相连组成，其中N为自然数。

3.根据权利要求2所述的行栅极扫描器，其特征在于，第一栅极驱动单元、第二栅极驱动单元、第三栅极驱动单元及第四栅极驱动单元都包括第一时钟输入口、第二时钟输入口、第三时钟输入口、第一电源口、第二电源口、第三电源口、信号采集口、第一输出口及第二输出口，每个栅极驱动单元的第一电源口与高电压相连，第二电源口与第一低电压相连，第三电源口与第二低电压相连，信号采集口与阵列中相邻上一级的第一输出口相连，第一输出口与阵列中相邻下一级的信号采集口相连，第二输出口与显示器中对应的行栅极相连，另外，奇数行阵列的第一级第一栅极驱动单元的信号采集口与第一触发时钟相连，偶数行阵列的第一级第二栅极驱动单元的信号采集口与第二触发时钟相连。

4.根据权利要求3所述的行栅极扫描器，其特征在于，第一栅极驱动单元的第一时钟输入口、第二时钟输入口、第三时钟输入口分别与电源与时序控制模块的第一时钟、第三时钟、第七时钟相连；

第二栅极驱动单元的第一时钟输入口、第二时钟输入口、第三时钟输入口分别与电源与时序控制模块的第二时钟、第四时钟、第八时钟相连；

第三栅极驱动单元的第一时钟输入口、第二时钟输入口、第三时钟输入口分别与电源与时序控制模块的第三时钟、第一时钟、第五时钟相连；

第四栅极驱动单元的第一时钟输入口、第二时钟输入口、第三时钟输入口分别与电源与时序控制模块的第四时钟、第二时钟、第六时钟相连。

5.根据权利要求2所述的行栅极扫描器，其特征在于，第一栅极驱动单元、第二栅极驱动单元、第三栅极驱动单元及第四栅极驱动单元都由信号采集模块、反相器模块、内部输出模块及扫描输出模块构成；

信号采集模块由第一到第四晶体管构成，第一晶体管漏极与信号采集口相连，源极与第二晶体管的漏极相连，栅极与第二晶体管的栅极、第一时钟输入口相连，第二晶体管的源极与第三晶体管漏极相连，作为采集信号存储节点Q，第三晶体管的源极与第四晶体管的漏极相连，栅极与第四晶体管的栅极及反相器输出节点QB相连，第四晶体管的源极与第三电源口相连；

反相器模块由第五到第七晶体管构成，第五晶体管漏极与第一电源口相连，栅极与第一时钟输入口相连，源极与第六晶体管的漏极、第七晶体管漏极相连，作为反相输出节点QB，第六晶体管栅极与信号采集口相连，源极与第三电源口相连，第七晶体管栅极与第十晶体管源极相连，漏极与第三电源口相连；

内部输出模块由第八到第十晶体管、第一存储电容构成，第八晶体管漏极与第十晶体管漏极、第二时钟输入口相连，栅极与采集信号存储Q相连，源极与第九晶体管的漏极、第十晶体管的栅极、第一输出口相连，第九晶体管的栅极与反向输出节点QB相连，源极与第三电源口相连，第十晶体管源极与第一晶体管源极、第二晶体管漏极、第三晶体管源极及第四晶体管漏极相连，第一存储电容一端与采集信号存储节点Q相连，另一端与第一输出口相连；

扫描输出模块由第十一及第十二晶体管构成，第十一晶体管漏极与第三时钟输入口相连，栅极与采集信号存储点Q相连，源极与第十二晶体管漏极、第二输出口相连，第十二晶体管栅极与反相输出节点QB相连，源极与第二电源口相连。