[发明专利]一种横向高压功率半导体器件的结终端结构

说明书

技术领域

本发明涉及半导体功率器件技术领域，具体的说是涉及一种横向高压功率半导体器件的结终端结构。

背景技术

随着工业的电动化程度日益提高，对高电压大电流器件的要求越来越高。为了提高器件的耐压，出现了各种结终端结构以满足器件的耐压要求。

高压功率集成电路的发展离不开可集成的横向高压功率半导体器件。横向高压功率半导体器件通常为闭合结构，包括圆形、跑道型和叉指状等结构。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线容易在小曲率半径处发生集中，从而导致器件在小曲率半径处电场较高，提前发生雪崩击穿。而采用直线结终端结构和曲率结终端结构所结合的跑道型终端结构以及包含有弯道结构的终端结构的设计，可避免器件在曲率结终端处提前击穿，提高器件的耐压，但是由于在曲率终端结构处，器件的等势线相对于直线终端结构会比较容易集中，因此导致电场较高于其它地方，发生提前击穿，降低器件的耐压；并且高压功率器件在曲率结终端结构处，主要用来承受耐压的漂移区会相对于直线终端处的漂移区较少，这会导致在在曲率终端处的漂移区提前耗尽，影响器件的耐压。

发明内容

本发明所要解决的，就是针对上述传统横向高压功率半导体器件在曲率终端处的漂移区提前耗尽的问题，提出一种横向高压功率半导体器件的结终端结构。

本发明解决上述技术问题所采用的技术方案是：一种横向高压功率半导体器件的结终端结构，如图5所示，包括直线结终端结构和曲率结终端结构；所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极N⁺接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N⁺接触区7、源极P⁺接触区8；P-well区6与N型漂移区2位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2，且P-well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N⁺接触区1；漏极N⁺接触区1远离曲率结终端结构一端的横向宽度大于靠近曲率结终端结构一端的横向宽度；P-well区6的上层具有与金属化源极相连的源极N⁺接触区7和源极P⁺接触区8，其中源极P⁺接触区8位于中间，源极N⁺接触区7位于源极P⁺接触区8两侧；源极N⁺接触区7与N型漂移区2之间的P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4；

所述曲率结终端结构包括漏极N⁺接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P⁺接触区8；P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4；曲率结终端结构中的N⁺接触区1、N型漂移区2、栅氧化层5和栅极多晶硅4分别与直线结终端结构中的N⁺接触区1、N型漂移区2、栅氧化层5和栅极多晶硅4相连并形成环形结构；其中，曲率结终端结构中的环形N⁺接触区1包围环形N型漂移区2，曲率结终端结构中的环形N型漂移区2包围栅极多晶硅4和栅氧化层5；与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连。

本发明的有益效果为，能够明显的降低曲率结终端对整个器件耐压的影响，使器件在过渡区的电场不会过大，并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化，保证器件的耐压，同时与现有的各种结终端技术相比，本发明没有额外引入一些新的终端结构，因此能够在不增加工艺步骤和成本的情况下，改善器件在曲率结终端处的耐压问题。

附图说明

图1为传统横向高压功率半导体器件的结终端结构示意图；

图2为传统横向高压功率半导体器件的结终端结构俯视图；

图3为图2中沿AA`线的器件截面示意图；

图4为图2中沿BB`线的器件截面示意图；

图5为本发明的横向高压功率半导体器件的结终端结构示意图；

图6为本发明的横向高压功率半导体器件的结终端结构俯视图；

图7为图6中沿AA`线的器件截面示意图；

图8为图6中沿BB`线的器件截面示意图；

图9为图6中沿CC`线的器件截面示意图；