[发明专利]集成电路

权利要求书

1.一种集成电路，其特征在于，包括：

芯片，该芯片包括第一焊垫、第二焊垫、核心电路与第一电阻单元，其中该第一焊垫耦接至该核心电路的第一信号路径，该第一电阻单元的两端分别耦接至该第一焊垫与该第二焊垫；以及

封装，该封装包括第一接脚与低通电路，其中该芯片容置于该封装中，该第一接脚电性连接至该第一焊垫，该低通电路的第一端电性连接至该第二焊垫。

2.根据权利要求1所述的集成电路，其中该第一电阻单元包括可变电阻器。

3.根据权利要求1所述的集成电路，其中该第一接脚与通过打线方式电性连接至该第一焊垫，且该低通电路通过打线方式电性连接至该第二焊垫。

4.根据权利要求1所述的集成电路，其中该低通电路包括：

参考接脚，用以耦接至参考电压；以及

打线，该打线的两端分别电性连接至该芯片的该第二焊垫与该封装的该参考接脚。

5.根据权利要求1所述的集成电路，其中该低通电路包括：

高阻抗导线，其第一端耦接至参考电压；以及

打线，该打线的两端分别电性连接至该芯片的该第二焊垫与该封装的该高阻抗导线的第二端。

6.根据权利要求5所述的集成电路，其中该高阻抗导线被设置为线圈。

7.根据权利要求1所述的集成电路，其中该低通电路包括：

电感器，其第一端耦接至参考电压；

打线，该打线的两端分别电性连接至该芯片的该第二焊垫与该封装的该电感器的第二端。

8.根据权利要求1所述的集成电路，其中该低通电路包括：

高阻抗导线，其中该高阻抗导线的第一端耦接至参考电压，以及该高阻抗导线的第二端通过导电凸块电性连接至该芯片的该第二焊垫。

9.根据权利要求1所述的集成电路，其中该芯片还包括第三焊垫、第四焊垫与第二电阻单元，其中该第三焊垫耦接至该核心电路的第二信号路径，该第一信号路径与该第二信号路径互为差动信号对，该第二电阻单元的两端分别耦接至该第三焊垫与该第四焊垫；以及

其中该封装还包括第二接脚，其中该第二接脚电性连接至该第三焊垫，该低通电路的第二端电性连接至该第四焊垫。

10.根据权利要求9所述的集成电路，其中该第一电阻单元与该第二电阻单元各自包括可变电阻器。

11.根据权利要求9所述的集成电路，其中该第一接脚与该第二接脚分别通过打线方式电性连接至该第一焊垫与该第三焊垫，且该低通电路的两端分别通过打线方式电性连接至该第二焊垫与该第四焊垫。

12.根据权利要求9所述的集成电路，其中该低通电路包括：

第三接脚；

第一打线，该第一打线的两端分别电性连接至该芯片的该第二焊垫与该封装的该第三接脚；以及

第二打线，该第二打线的两端分别电性连接至该芯片的该第四焊垫与该封装的该第三接脚。

13.根据权利要求12所述的集成电路，其中该第三接脚为浮接，或被耦接至参考电压。

14.根据权利要求9所述的集成电路，其中该低通电路包括：

低阻抗导线；

第一打线，该第一打线的两端分别电性连接至该芯片的该第二焊垫与该封装的该低阻抗导线的第一端；以及

第二打线，该第二打线的两端分别电性连接至该芯片的该第四焊垫与该封装的该低阻抗导线的第二端。

15.根据权利要求14所述的集成电路，其中该低通电路还包括：

第三接脚，电性连接至该低阻抗导线的第一端；以及

第四接脚，电性连接至该低阻抗导线的第二端；

其中该第三接脚与该第四接脚耦接至参考电压。

16.根据权利要求9所述的集成电路，其中该低通电路包括：

高阻抗导线；

第一打线，该第一打线的两端分别电性连接至该芯片的该第二焊垫与该封装的该高阻抗导线的第一端；以及

第二打线，该第二打线的两端分别电性连接至该芯片的该第四焊垫与该封装的该高阻抗导线的第二端。

17.根据权利要求16所述的集成电路，其中该高阻抗导线被设置为线圈。