[发明专利]一种LED驱动中的新型软启动电路

权利要求书

1.一种LED驱动中的新型软启动电路，其特征在于，包括：

一电流偏置模块：为整个软启动电路提供偏置电流；

一电阻分压模块：为输出电压提供偏置；

一开关控制模块：控制电阻大小；

一延时控制模块：控制开关控制电路开启和关断时间，该延时控制模块包括依次连接的第一、二、三、四延时模块；

一使能控制模块：使能电流偏置电路和延时控制电路；

其中，使能控制模块的输入端接外部使能信号PD，使能控制模块EN输出端接延时控制模块的使能端，PDN输出端接电流偏置模块的使能端；电流偏置模块的输入端接外部电流IBIAS，电流偏置模块的输出信号Ibias[3:0]分别接入延时控制模块；延时控制模块的输出端接开关控制模块的输入端，开关控制模块的输出端接电阻分压模块的电阻值控制端，电阻分压模块的基准端接外部参考电压VB1。

2.根据权利要求1所述的一种LED驱动中的新型软启动电路，其特征在于，所述电流偏置模块包括P型MOS管PM1-PM6；其中，PM1-PM6的源极与电源电压VDD相连；PM1-PM5的栅极与IBIAS相连，PM6的栅极与接使能控制模块PDN输出端；PM1和PM6的漏极接IBIAS，PM2的漏极与第一延时模块的Ibias输入端相连，PM3的漏极与第二延时模块的Ibias输入端相连，PM4的漏极与第三延时模块的Ibias输入端相连，PM5的漏极与第四延时模块的Ibias输入端相连。

3.根据权利要求2所述的一种LED驱动中的新型软启动电路，其特征在于，所述电阻分压电路包括运算放大器、N型MOS管NMt和电阻R1-R5；其中，运算放大器的正输入端与基准电压VB1相连，负输入端与NMt的源极相连，输出端与NMt的栅极相连；NMt的漏极、栅极和源极分别与电源VDD、运算放大器的输出端和电阻R1相连；电阻R1-R5依次串联，R5的一端接地GND，其中R1的一端与运算放大器的负输入端相连，R1与R2的公共端即为软启动电路的输出端。

4.根据权利要求3所述的一种LED驱动中的新型软启动电路，其特征在于，所述开关控制电路包括N型MOS管NM1-NM4；其中，NM1的漏极接电阻R1、R2的公共端，栅极接第一延时模块的Out输出端；NM2的漏极接电阻R2、R3的公共端，栅极接第二延时模块的Out输出端；NM3的漏极接电阻R3、R4的公共端，栅极接第三延时模块的Out输出端；NM4的漏极接电阻R4、R5的公共端，栅极接第四延时模块的Out输出端；NM1、NM2、NM3、NM4的源极统一接地GND。

5.根据权利要求4所述的一种LED驱动中的新型软启动电路,其特征在于，所述延时控制模块中；第一延时模块的Rset端接地GND，第二延时模块的Rset端接第一延时模块的Out输出端，第三延时模块的Rset端接第二延时模块的Out输出端，第四延时模块的Rset端接第三延时模块的Out输出端；第一、二、三、四延时模块的使能端同时接使能控制模块的EN输出端。

6.根据权利要求5所述的一种LED驱动中的新型软启动电路，其特征在于，所述第一、二、三、四延时模块均包括P型MOS管PM7-PM12，N型MOS管NM5-NM13，或门OR1、反相器INV1和电容C1；其中：NM5—NM10、NM12、NM13的源极同时接地，PM7—PM12的源极接电源VDD；NM5、NM7、NM8、NM12的栅极与NM6、NM5的漏极相连作为延时模块Ibias输入端；NM6、NM9、NM13的栅极相连后接或门OR1的输出端；NM7的漏极接PM7的漏极，NM8的漏极接PM8的漏极，NM9的漏极接PM9的漏极以及NM11的栅极，NM11的栅极的接电容C1一端，C1的另一端接地；NM11的漏极接PM10的漏极，NM11的源极接NM10的漏极，NM10的栅极接NM10的漏极；PM7的栅极与漏极相连，PM8的栅极与漏极相连，PM9的栅极接PM8的栅极；PM10的栅极接PM7的栅极，PM10的漏极接PM11的漏极以及PM12的栅极，PM11的栅极接非门INV1的输出端；PM12的漏极接NM12的漏极以及NM13的漏极，NM12、NM13的漏极即为延时模块的Out输出端；或门OR1的输入端分别为延时模块的EN、Rset输入端，OR1的输出端接INV1的输入端。

7.根据权利要求6所述的一种LED驱动中的新型软启动电路，其特征在于，所述使能控制模块包括反相器INV2和INV3；其中反相器INV2的输入端接外部使能信号PD，INV2输出端即使能控制模块的PDN输出端，PDN接INV3的输入端；INV3的输入端接INV2的输出端，INV3的输出端即延时控制模块的EN输出端。