[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件正朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高载流子迁移率来提高半导体器件性能。当载流子的迁移率提高，晶体管的驱动电流提高，则晶体管中的漏电流减少，而提高载流子迁移率的一个关键要素是提高晶体管沟道区中的应力，因此提高晶体管沟道区的应力可以极大地提高晶体管的性能。

现有技术提高晶体管沟道区应力的一种方法为：在晶体管的源区和漏区形成应力层。其中，PMOS晶体管的应力层材料为硅锗(SiGe)，由于硅锗和硅具有相同的晶格结构，即“金刚石”结构，而且在室温下，硅锗的晶格常数大于硅的晶格常数，因此硅和硅锗之间存在晶格失配，使应力层能够向沟道区提供压应力，从而提高PMOS晶体管沟道区的载流子迁移率性能。相应地，NMOS晶体管的应力层材料为碳化硅(SiC)，由于在室温下，碳化硅的晶格常数小于硅的晶格常数，因此硅和碳化硅之间存在晶格失配，能够向沟道区提供拉应力，从而提高NMOS晶体管的性能。

然而，现有技术形成的具有应力层的晶体管形貌不良，性能不稳定。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，所形成的具有应力层的晶体管形貌良好、性能稳定。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底表面具有若干相邻的伪栅极结构，所述伪栅极结构包括：伪栅极层、以及位于伪栅极层侧壁表面的侧墙；在相邻伪栅极结构之间的衬底内形成应力层；在衬底、应力层和伪栅极结构的侧壁表面形成第一介质层，所述第一介质层暴露出伪栅极层；去除伪栅极层，在第一介质层内形成第一开口；在所述第一开口内形成栅极结构，所述栅极结构包括若干有效栅极结构、以及至少一个无效栅极结构；去除无效栅极结构，在第一介质层内形成第二开口；在第二开口底部的衬底内形成第三开口；在第二开口和第三开口内形成第二介质层。

可选的，所述衬底包括若干平行排列的有源区，相邻有源区之间具有隔离区；在所述隔离区的衬底内形成隔离结构；在所述隔离结构和有源区衬底表面形成所述伪栅极结构。

可选的，所述在第二开口底部的衬底内形成第三开口的工艺包括：以第一介质层为掩膜层，刻蚀第二开口底部的衬底，在所述衬底内形成第三开口。

可选的，所述刻蚀第二开口底部衬底的工艺包括：采用各向异性的刻蚀工艺刻蚀第二开口底部的衬底，在衬底内形成第三开口；采用各向同性的刻蚀工艺刻蚀所述第三开口的侧壁，直至暴露出隔离结构的侧壁表面为止。

可选的，所述各向异性的刻蚀工艺为干法刻蚀工艺，刻蚀气体为氟基气体或氯基气体，偏置功率大于100瓦。

可选的，所述各向同性的刻蚀工艺为湿法刻蚀工艺，刻蚀液为TMAH溶液、NH₄OH溶液或KOH溶液。

可选的，所述各向同性的刻蚀工艺为干法刻蚀工艺，刻蚀气体包括氟基气体或氯基气体，偏置功率小于100瓦，偏置电压小于10伏。

可选的，所述隔离结构与衬底相接触的侧壁相对于衬底表面倾斜，且所述隔离结构顶部宽度大于底部宽度。

可选的，所述衬底与隔离结构相接触的侧壁相对于衬底表面倾斜的角度小于85°。

可选的，所述隔离结构的顶部表面齐平于或低于所述有源区的衬底表面。

可选的，所述隔离结构的顶部表面低于所述有源区的衬底表面，相邻隔离结构之间的衬底形成鳍部，所述伪栅极结构位于隔离结构表面、以及鳍部的侧壁和顶部表面。

可选的，所述应力层的材料为硅锗或碳化硅。

可选的，所述第三开口至少一侧的衬底内具有应力层；当所述第三开口两侧的衬底内均具有应力层时，位于所述第三开口两侧的应力层材料相同或不同。

可选的，所述应力层的形成工艺包括：在相邻伪栅极结构之间的衬底内形成第四开口；采用选择性外延沉积工艺在所述第四开口内形成应力层。

可选的，在相邻伪栅极结构之间的衬底内形成第四开口的方法包括：采用各向异性的干法刻蚀工艺在相邻伪栅极结构之间的衬底内形成第四开口。