[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供衬底，所述衬底具有第一区域，所述衬底表面具有牺牲层，所述牺牲层表面具有半导体层；在第一区域的半导体层和牺牲层内形成至少三个相邻的第一沟槽，所述第一沟槽暴露出衬底表面，第一沟槽之间的半导体层形成至少两根平行排列的纳米线，相邻纳米线之间距离相同，所述纳米线包括器件纳米线和伪纳米线；去除纳米线底部的牺牲层，使所述纳米线悬空于衬底上方；在去除第一区域的牺牲层之后，进行第一次退火工艺，使所述纳米线的横截面呈圆形；在第一次退火工艺之后，去除伪纳米线。所形成的半导体器件形貌改善、性能提高。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了一种全包围栅纳米线晶体管；所述全包围栅纳米线晶体管在减小晶体管尺寸的同时，能够克服短沟道效应，抑制漏电流的产生。现有技术的一种形成全包围栅纳米线(Gate All Around Nanowire)晶体管的方法，包括：

提供衬底，所述衬底为绝缘体上硅(SOI)衬底，所述衬底包括：基底、位于基底表面的绝缘层、以及位于绝缘层表面的硅层；在所述硅层和绝缘层内形成暴露出基底的若干平行排列的开口；去除相邻开口之间的绝缘层，形成悬空于基底上方的纳米线，且所述纳米线两端由未形成开口的硅层支撑。在去除相邻开口之间的绝缘层之后，还能够进行热退火，以使所述纳米线的剖面为圆形，以减少尖端放电问题。

在形成纳米线后，在所述纳米线的部分表面形成包围所述纳米线的栅极结构，所述栅极结构包括：包围于所述纳米线表面的栅介质层、以及位于所述栅介质层表面形成栅电极层。在形成栅极结构之后，在所述栅极结构两侧形成源区和漏区。

然而，现有技术所形成的纳米线形貌不良，导致所形成的全包围栅纳米线晶体管的形成性能不良。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，改善所形成的纳米线的形貌和均一性，提高所形成的半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底具有第一区域，所述衬底表面具有牺牲层，所述牺牲层表面具有半导体层；在第一区域的半导体层和牺牲层内形成至少三个相邻的第一沟槽，所述第一沟槽暴露出衬底表面，第一沟槽之间的半导体层形成至少两根平行排列的纳米线，相邻纳米线之间距离相同，所述纳米线包括器件纳米线和伪纳米线；去除纳米线底部的牺牲层，使所述纳米线悬空于衬底上方；在去除第一区域的牺牲层之后，进行第一次退火工艺，使所述纳米线的横截面呈圆形；在第一次退火工艺之后，去除伪纳米线。

可选的，所述衬底还包括第二区域；在第一区域去除伪纳米线时，在第二区域的半导体层、牺牲层和衬底内形成第二沟槽；在所述第二沟槽内形成隔离结构。

可选的，所述去除伪纳米线、以及形成第二沟槽的工艺包括：在第一区域的衬底和纳米线上、以及第二区域的半导体层上形成第二掩膜层，所述第二掩膜层暴露出伪纳米线、位于伪纳米线底部的衬底、以及第二沟槽的对应位置；以所述第二掩膜层为掩膜，刻蚀所述伪纳米线、以及第二区域暴露出的半导体层、牺牲层和衬底，形成第二沟槽；在形成第二沟槽之后，去除第二掩膜层。

可选的，在刻蚀形成第二沟槽时，刻蚀伪纳米线底部的衬底，在第一区域的衬底内形成第三沟槽。

可选的，还包括：在第二沟槽内、第三沟槽内和衬底表面形成介质层，第一区域的介质层暴露出器件纳米线，且第一区域的介质层表面低于所述器件纳米线，使所述器件纳米线悬空于所述介质层上方。