[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在形成用于接合裸晶的开口的步骤之前，增加在上层硅衬底的用于接合裸晶的区域形成阻挡层的步骤，可以避免在形成开口的过程中对上层硅衬底造成损伤，因而可以提高半导体器件的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，在一种半导体器件的制造方法中，需要在形成硅光器件的SOI衬底的上层硅衬底(top silicon)上绑定(banding)裸晶(die)，一般为三五族GaAs裸晶。在绑定(或接合)裸晶前，需要在位于SOI衬底上方的层间介电层(ILD)以及金属间介电层(IMD)中形成开口，以在开口位置绑定裸晶。然而，在现有技术中，在形成开口的过程中，往往对SOI衬底的上层硅衬底造成损伤，最终影响制得的半导体器件的性能和良率。

如图1A至1D所示，现有技术中的上述半导体器件的制造方法，主要包括如下步骤：

步骤E1：提供包括承载衬底1001、嵌入式绝缘层1002和上层硅衬底1003的绝缘体上硅衬底(SOI衬底)100，形成位于所述上层硅衬底1003的内部及表面的硅光器件，如图1A所示。

为了表示的简要，图中未示出硅光器件。

形成硅光器件的方法，可以采用现有技术中的各种可行的方案，在此并不进行限定。示例性地，形成硅光器件的方法为离子注入，如图1A所示。其中，在图1A中，向下的箭头用于示意离子注入工艺。

步骤E2：在所述上层硅衬底1003上形成介电层以及位于所述介电层中的互连组件。

其中，所述互连组件用于连接所述硅光器件。

示例性地，介电层包括层间介电层101和金属件介电层104，互连组件包括位于接触孔内的导电插塞102和位于导电插塞102上方的金属互连线103，如图1B所示。

进一步地，步骤E2包括：

步骤E201：在所述上层硅衬底1003上形成层间介电层101。示例性地，形成层间介电层101的方法为：沉积氧化物层并进行CMP(化学机械抛光)。

步骤E202：在层间介电层101中形成接触孔，在所述接触孔内形成导电插塞102，形成位于所述导电插塞102上方的金属互连线103；

步骤E203：形成位于层间介电层101上方并覆盖所述金属互连线103的金属间介电层104。其中，金属间介电层104的材料可以为氧化物或聚酰胺(PA)以及其他合适的材料。

步骤E3：在介电层内形成开口10014，以暴露出所述上层硅衬底1003的用于接合裸晶的区域，如图1C所示。

其中，用于接合裸晶的区域通常位于硅光器件所在的区域之外。

示例性地，形成开口10014的方法为：对介电层进行刻蚀。

在形成开口10014的过程中，由于必须保证开口10014暴露出所述上层硅衬底1003的用于接合裸晶的区域，因此，往往需要过刻蚀等操作，这就导致了会对上层硅衬底1003的表面造成损伤，并会最终影响制得的半导体器件的性能和良率。

步骤E4：通过所述开口10014，在所述上层硅衬底1003上接合(绑定)裸晶300，如图1D所示。

由上述可知，在现有的该半导体器件的制造方法中，由于在形成开口10014的过程中会对上层硅衬底1003的表面造成损伤，因而会影响最终制得的半导体器件的性能和良率。因此，如何避免对上层硅衬底1003造成损伤，以提高半导体器件的性能和良率，成为一个亟待解决的技术问题。

发明内容