[发明专利]全差分式浮地有源电感

说明书

技术领域

本发明涉及射频集成电路领域，特别涉及一种全差分式浮地有源电感。

背景技术

随着无线通讯技术的快速发展，电感元件在通讯系统中扮演着越来越重要的角色，尤其在射频电路中。电感以其独特的特性，被广泛用于阻抗匹配、带宽拓展，频率补偿等，在低噪声放大器、功率放大器、振荡器、混频器等射频电路中起着至关重要的作用。

为了实现全集成的射频电路，片上无源螺旋电感得到了广泛应用。尽管它具有良好的线性度、较低的噪声及较低的功耗等优点。但它占用较大的芯片面积，而且电感值不可调谐、Q值低，严重限制了电路性能。近些年来，人们对采用有源器件合成电感特性电路(即有源电感)产生了浓厚兴趣。因为有源电感占用芯片面积小、品质因子Q值高，并且其等效电感值和品质因子Q值可调谐，特别适合于在全集成射频电路中的应用。

有源电感大致分为两类。一类是单端接地有源电感，另一类是双端浮地有源电感。在单端接地有源电感的接地端，串联电流源和旁路电容后，形成另一端口，可构成双端浮地有源电感。但由于其具有非对称性，只在一端显示电感性能，限制了这种结构有源电感的使用。而采用全差分式电路的浮地双端有源电感，因其端口具有互易性，克服了常规双端浮地有源电感的缺点。

发明内容：

本发明提供一种高Q值、宽频带、小面积、可调谐的全差分式浮地有源电感。本发明属于射频集成电路领域。

全差分式浮地有源电感，其特征在于：包括第一控制电流源1和第二控制电流源2，第一NMOS偏置电流源3和第二NMOS偏置电流源4，NMOS差分对电路5，PMOS差分对电路6，第一PMOS电流缓冲器7和第二PMOS电流缓冲器8，第一PMOS偏置电流源9和第二PMOS偏置电流源10，反馈电阻11；反馈电阻11包括NMOS差分对电路5和PMOS差分对电路6差分支路上的两个反馈电阻R_f1和R_f2；

第一控制电流源1为PMOS管，其源端接电源V_DD，栅端为电压控制端V_contP，漏端为第一控制电流源1的输出；第二控制电流源2为NMOS管，其源端接地，栅端为电压控制端V_contN，漏端为第二控制电流源2输出；第一NMOS偏置电流源3和第二NMOS偏置电流源4的栅端接V_BIAS1，源端接地，漏端为第一NMOS偏置电流源3和第二NMOS偏置电流源4的输出；第一PMOS偏置电流源9和第二PMOS偏置电流源10的栅端接V_BIAS3，源端接电源V_DD，漏端为第一PMOS偏置电流源9和第二PMOS偏置电流源10的输出；NMOS差分对电路5的两个源端同接第二控制电流源2的漏端，两个栅端分别接第一NMOS偏置电流源3和第二NMOS偏置电流源4的输出，两个漏端分别接反馈电阻R_f1和R_f2的一端，其中两个栅端分别引出两个浮地端口V_in+和V_in-；第一PMOS电流缓冲器7和第二PMOS电流缓冲器8，其栅端接V_BIAS2，源端分别接第一PMOS偏置电流源9和第二PMOS偏置电流源10的漏端，漏端分别接浮地端口V_in+和V_in-；PMOS差分对电路6采用直接交叉耦合结构的连接方式，其源端同接第一控制电流源1的漏输出端，两个栅端分别接第一PMOS电流缓冲器7和第二PMOS电流缓冲器8的源端以及R_f1和R_f2的的另一端，即PMOS差分对电路6和NMOS差分对电路5通过反馈电阻11连接起来；PMOS差分对电路6的两个漏端交叉分别连接反馈电阻R_f2和R_f1的另一端；所有的NMOS衬底接地，所有的PMOS衬底接源端。

所述NMOS差分对电路5，其源端接第二控制电流源2漏端，两个栅端分别接输入端口V_in+和V_in-，漏端为NMOS差分对电路5的输出，构成正跨导。