[发明专利]采用后端CMOS工艺三维光电集成的方法在审

专利信息
申请号: 201410192668.0 申请日: 2014-05-08
公开(公告)号: CN103956340A 公开(公告)日: 2014-07-30
发明(设计)人: 黄北举;张赞;张赞允;陈弘达 申请(专利权)人: 中国科学院半导体研究所
主分类号: H01L21/8249 分类号: H01L21/8249
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 任岩
地址: 100083 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 采用 后端 cmos 工艺 三维 光电 集成 方法
【权利要求书】:

1.一种采用后端CMOS工艺三维光电集成的方法,包括如下步骤:

步骤1:提供CMOS集成电路芯片;

步骤2:在CMOS集成电路芯片上表面制备二氧化硅层;

步骤3:对二氧化硅层进行平坦化处理;

步骤4:在二氧化硅层上表面制备光电器件层,并在此层制备光电器件;

步骤5:在光电器件层的表面向下刻蚀多个通孔,并在通孔中填充金属,与CMOS集成电路芯片上的电极接触,完成电学互连;

步骤6:在光电器件层的表面淀积金属,制备电极,完成制备。

2.根据权利要求1所述的采用后端CMOS工艺三维光电集成的方法,其中光电器件层的材料为氮化硅或非晶硅。

3.根据权利要求1所述的采用后端CMOS工艺三维光电集成的方法,其中所述在CMOS集成电路芯片上制备二氧化硅层是采用等离子体增强化学气相沉积的方法。

4.根据权利要求1所述的采用后端CMOS工艺三维光电集成的方法,其中所述对二氧化硅层表面进行平坦化处理,是采用化学机械抛光或回刻的方法。

5.根据权利要求4所述的后端CMOS工艺三维光电集成方法,其中所述在二氧化硅层上制备光子层是采用等离子体增强化学气相沉积的方法。

6.根据权利要求1所述的采用后端CMOS工艺三维光电集成的方法,其中所述在光子层上刻蚀通孔的深度到达CMOS集成电路芯片上表面,为通孔,是采用湿法刻蚀或反应离子刻蚀或感应耦合等离子体刻蚀的方法,所述在通孔中填充金属以及在光电器件层的表面淀积金属,制备电极,是采用蒸发或溅射方法。

7.根据权利要求1-6中任意一项所述的采用后端CMOS工艺三维光电集成的方法,其中所述后端CMOS工艺,是指在CMOS集成电路芯片制备完成后,再次对CMOS集成电路芯片进行加工的工艺,工艺温度低于400℃。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410192668.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top