[发明专利]一种半导体器件及其制作方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

自半导体集成电路问世以来，集成电路技术发展迅猛，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到复杂度和电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以低k层间介电层作为隔离各金属内连线的介电材料，互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管(FET)的器件，然后在BEOL(集成电路制造后段制程)中形成互连结构。在降低互连线的RC延迟、改善电迁移等方面，金属铜与金属铝相比具有低电阻系数，高熔点和优良的电迁移耐力，在较高的电流密度和低功率的条件下也可以使用。目前，由金属铜和低k层间介电层组成的互连结构具有金属互连线层数目少，芯片速度高、功耗低、制造成本低、高抗电迁移性能等优势。

随着大规模集成电路技术的发展，特征尺寸的缩小，封装密度和工作频率的不断提高，芯片上互连线的截面积和线间距持续下降，导致互连线电阻的增大，进而影响RC延迟性能。目前一个降低线电阻比较有效的方法是降低扩散阻挡层的厚度，而扩散阻挡层如果减薄到一定程度，就失去了对铜扩散的有效阻挡能力，因此非常有必要研究一种具有高的台阶覆盖能力和高扩散阻挡能力的材料，以阻挡铜向介电层中的扩散。

因此，为了解决上述技术问题，有必要提出一种新的制作方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在问题，本发明实施例一提出一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底内形成有第一金属互连层，在所述半导体衬底表面形成有层间介电层；在所述层间介电层中形成用于形成第二金属互连层的开口，所述开口底部位于所述第一金属互连层上；在所述层间介电层表面以及所述开口内的侧壁和底部沉积形成无定形硅层；对所述无定形硅层进行热处理，以形成位于所述第一金属互连层露出的表面上的金属硅化物层；采用氮气或者氨气处理所述无定形硅层和所述金属硅化物层,以形成介电衬垫层和金属盖帽层；在所述开口内以及所述层间介电层表面形成金属层。

进一步，所述第一金属互连层露出的表面具有凹陷。

进一步，所述金属硅化物为CuSi。

进一步，所述金属盖帽层为CuSiN。

进一步，所述介电衬垫层的材料为SiN。

进一步，所述热处理温度为300～400℃。

进一步，所述无定形硅层的厚度为30～60埃，采用原子层沉积法形成所述无定形硅层。

进一步，所述第一金属互连层和所述金属层的材料为金属铜，采用电化学镀的方法形成所述金属层。

进一步，所述开口为双大马士革工艺形成的通孔和沟槽组成的双镶嵌结构形状的开口。

进一步，在形成所述金属层前还包括在所述介电衬垫层和金属盖帽层之上形成金属阻挡层的步骤。

进一步，在形成所述金属层后，还包括执行化学机械研磨的步骤，以形成所述第二金属互连层。

本发明实施例二提供一种半导体器件，包括：半导体衬底；位于所述半导体衬底内的第一金属互连层；位于所述半导体衬底表面上的层间介电层；位于所述层间介电层内的第二金属互连层；形成在所述层间介电层和所述第二金属互连层之间的介电衬垫层；形成在所述第二金属互连层和所述第一金属互连层之间的金属盖帽层。

进一步，所述第二金属互连层的底部镶嵌于所述第一金属互连层内。

进一步，所述介电衬垫层的材料为SiN。

进一步，所述金属盖帽层为CuSiN。

进一步，在所述介电衬垫层和所述金属盖帽层之上还形成有金属阻挡层。

本发明实施例三提供一种电子装置，其包括实施例二中所述的半导体器件。

综上所述，根据本发明的制作方法为器件提供了较低的线电阻和良好的电迁移性能，进而提高了器件的可靠性和良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：