[发明专利]栅极驱动电路、栅极驱动方法和显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种栅极驱动电路、栅极驱动方法和显示装置。

背景技术

随着液晶显示面板的分辨率越来越高，PPI(Pixels per inch，每英寸所拥有的像素数目)也越来越高，超窄边框是高PPI的液晶显示面板的硬性要求，因此目前的高PPI的液晶显示面板都采用LTPS(Low Temperature Poly-silicon,低温多晶硅)技术。如何实现采用a-Si(非晶硅)技术的高PPI的液晶显示面板的超窄边框是目前急需解决的问题。

发明内容

本发明的主要目的在于提供一种栅极驱动电路、栅极驱动方法和显示装置，以使得高PPI的显示装置实现超窄边框。

为了达到上述目的，本发明提供了一种栅极驱动电路，包括多个级联的用于输出栅极驱动信号的移位寄存器单元，每一所述栅极驱动信号由每一所述移位寄存器单元的栅极驱动信号输出端输出，所述栅极驱动电路还包括：

与所述移位寄存器单元连接的栅极驱动控制单元，用于控制将所述栅极驱动信号分时传送给N行像素电路，N为大于或等于2的正整数。

实施时，所述栅极驱动控制单元包括：

分别连接于所述栅极驱动信号输出端和所述N行像素电路之间的N个控制开关；

通过分别接入所述N个控制开关的开关信号，以控制将所述栅极驱动信号分时传送给所述N行像素电路。

实施时，所述栅极驱动控制单元包括N个控制晶体管，每一所述控制晶体管包括栅极、第一极和第二极；

第i控制晶体管，第一极接入所述栅极驱动信号，栅极接入第i开关信号，第二极与第j行像素电路连接；

第i+1控制晶体管，第一极接入所述栅极驱动信号，栅极接入第i+1开关信号，第二极与第j+1行像素电路连接；

其中，所述第i开关信号和所述第i+1开关信号是时钟信号，所述第i开关信号的相位与所述第i+1开关信号的相位相差360/N度，且所述第i开关信号的时钟周期等于所述驱动信号的有效时间，所述第i+1开关信号的时钟周期等于所述栅极驱动信号的有效时间；

所述N个控制晶体管在一个时钟周期内导通的时间之和等于所述栅极驱动信号的有效时间；

i为正整数，且1≤i≤N-1，j为正整数，且1≤j≤M-1，M为所述像素电路的总行数。

实施时，所述栅极驱动控制单元包括：

第一控制晶体管，第一极接入所述栅极驱动信号，栅极接入第一开关信号，第二极与所述第j行像素电路连接；

以及，第二控制晶体管，第一极接入所述栅极驱动信号，栅极接入第二开关信号，第二极与所述第j+1行像素电路连接；

所述第一开关信号和所述第二开关信号为时钟信号，所述第一开关信号与所述第二开关信号反相，且所述第一开关信号的时钟周期和所述第二开关信号的时钟周期均等于所述栅极驱动信号的有效时间；

在一个时钟周期内，所述第一开关信号控制所述第一控制晶体管导通的时间和所述第二开关信号控制所述第二控制晶体管导通的时间之和为所述栅极驱动信号的有效时间。

实施时，所述栅极驱动控制单元包括：

第一控制晶体管，第一极接入所述栅极驱动信号，栅极接入第一开关信号，第二极与第k行像素电路连接；

第二控制晶体管，第一极接入所述栅极驱动信号，栅极接入第二开关信号，第二极与所述第k+1行像素电路连接；

以及，第三控制晶体管，第一极接入所述栅极驱动信号，栅极接入第三开关信号，第二极与所述第k+2行像素电路连接；

所述第一开关信号、所述第二开关信号和所述第三开关信号为时钟信号；

所述第一开关信号的相位、所述第二开关信号的相位和所述第三开关信号的相位依次相差120度；

所述第一开关信号的时钟周期、所述第二开关信号的时钟周期和所述第三开关信号的时钟周期均等于所述栅极驱动信号的有效时间；

在一个时钟周期内，所述第一开关信号控制所述第一控制晶体管导通的时间、所述第二开关信号控制所述第二控制晶体管导通的时间和所述第三开关信号控制所述第三控制晶体管导通的时间之和为所述栅极驱动信号的有效时间；

k为正整数，且1≤k≤M-2。

本发明还提供了一种栅极驱动方法，包括：

栅极驱动电路包括的多个级联的移位寄存器单元分别通过各自的栅极驱动信号输出端输出栅极驱动信号；