[发明专利]集成电路总线系统及其数据操作和传输方法

权利要求书

1.一种集成电路总线IIC系统，包括中央处理器CPU和IIC器件，其特征在于，还包括：连接在所述CPU与IIC器件之间的现场可编程逻辑门阵列FPGA，其中，

所述CPU与所述FPGA之间通过第一IIC总线连接；

所述FPGA与所述IIC器件之间通过第二IIC总线连接，所述第一IIC总线与所述第二IIC总线相互独立；

所述CPU用于通过所述第一IIC总线访问所述FPGA，并通过所述FPGA向所述IIC器件发送操作指令；

所述FPGA用于作为主设备通过所述第二IIC总线与所述IIC器件进行交互，执行所述操作指令，以及透传所述CPU与所述IIC器件之间传输的读数据或写数据。

2.根据权利要求1所述的系统，其特征在于，所述FPGA包括多个，多个所述FPGA之间通过相互独立的第三IIC总线连接。

3.一种集成电路总线IIC的数据操作方法，应用于权利要求1或2所述的系统，其特征在于，所述方法包括：

中央处理器CPU通过第一IIC总线建立与所述CPU的下一级现场可编程逻辑门阵列FPGA的连接；

所述CPU将从所述下一级FPGA的下一级设备到待操作的IIC器件的各个设备的地址及需要执行的操作指令，依次发送所述下一级FPGA，指示从所述下一级FPGA到所述待操作的IIC器件的上一级FPGA中的各个FPGA分别作为主设备与下一级设备建立连接，并执行所述操作指令，其中，所述下一级设备包括：FPGA或所述IIC器件；

所述CPU通过从所述下一级FPGA到所述待操作的IIC器件的上一级FPGA中的各个FPGA从所述待操作的IIC器件读取或写入数据。

4.根据权利要求3所述的方法，其特征在于，所述CPU通过第一IIC总线建立与所述CPU的下一级现场可编程逻辑门阵列FPGA的连接，包括：

所述CPU通过所述第一IIC总线发送所述下一级FPGA的地址及写操作指令；

所述CPU接收所述下一级FPGA通过所述第一IIC总线发送的确认信息ACK。

5.根据权利要求3或4所述的方法，其特征在于，如果所述操作指令为写操作指令，则所述CPU将从所述下一级FPGA的下一级设备到待操作的IIC器件的各个设备的地址及需要执行的操作指令依次发送所述下一级FPGA之后，所述方法还包括：

所述CPU通过所述第一IIC总线发送待操作的所述IIC器件的内部寄存器地址；

所述CPU在接收到ACK后，通过所述第一IIC总线发送需要写入的1字节数据，在接收到ACK后，发送需要写入的下一字节数据，直至发送完所有需要写的数据，所述CPU通过所述第一IIC总线发送停止指令。

6.根据权利要求3或4所述的方法，其特征在于，如果所述操作指令为读操作指令，则所述CPU通过所述第一IIC总线发送所述待操作的IIC器件在所述上一级FPGA下地址及需要执行的操作指令之后，所述方法还包括：

所述CPU通过所述第一IIC总线发送停止指令；

所述CPU通过所述第一IIC总线再次建立与所述CPU的所述下一级FPGA的连接；

所述CPU通过所述第一IIC总线发送需要读取数据的寄存器地址及读操作指令；

所述CPU接收到ACK后，通过所述第一IIC总线发送所述CPU的所述下一级FPGA的地址及读操作指令；

所述CPU接收所述CPU的下一级FPGA传输的从所述IIC器件中读取的1字节的读数据；

所述CPU向所述下一级FPGA发送ACK，接收所述下一级FPGA传输的从所述IIC器件中读取的下一字节数据，直至接收完所有需要读的数据。

7.一种集成电路总线IIC的数据传输方法，其特征在于，包括：

第一现场可编程逻辑门阵列FPGA通过与上一级控制器之间的第一IIC总线，与所述上一级控制器建立连接，其中，所述上一级控制器包括：中央处理器CPU或FPGA；

所述第一FPGA接收所述上一级控制器通过所述第一IIC总线针对所述第一FPGA的下一级设备的操作指令，其中，所述下一级设备包括：下一级FPGA或待操作的IIC器件，所述操作指令包括：写操作指令或读操作指令；

所述第一FPGA作为主设备，通过与所述下一级设备之间的第二IIC总线，执行所述操作指令，透传所述上一级控制器与所述下一级设备之间传输的写数据或读数据。