[发明专利]温度计译码器

权利要求书

1.一种温度计译码器，其特征在于，包括第一子译码单元、第二子译码单元以及2^N-M个控制模块，N为待译码二进制数据的位数，2≤M≤(N-2)，M为正整数；

所述第一子译码单元适于将所述待译码二进制数据的最低有效位数据至第M位数据译码为2^M位二进制数据，所述2^M位二进制数据的最低有效位数据至第J位数据为二进制数据1，所述2^M位二进制数据的第(J+1)位数据至最高有效位数据为二进制数据0，J为所述最低有效位数据至第M位数据对应的十进制数据；

所述第二子译码单元适于将所述待译码二进制数据的第(M+1)位数据至最高有效位数据译码为2^N-M位二进制数据，所述2^N-M位二进制数据的最低有效位数据至第K位数据为二进制数据1，所述2^N-M位二进制数据的第(K+1)位数据至最高有效位数据为二进制数据0，K为所述第(M+1)位数据至最高有效位数据对应的十进制数据；

每个控制模块包括2^M个控制单元；

所述控制单元包括第一输入端、第一输出端、复位端以及置位端，其中，所述第一输出端适于在所述复位端接收二进制数据0、所述置位端接收二进制数据1时输出与所述第一输入端接收的二进制数据相反的二进制数据，在所述复位端和所述置位端均接收二进制数据1时输出二进制数据0，在所述复位端和所述置位端均接收二进制数据0时输出二进制数据1；

每个控制模块中第P个控制单元的第一输入端适于接收所述2^M位二进制数据的第P位数据，1≤P≤2^M，P为正整数；

第Q个控制模块中每个控制单元的复位端适于接收所述2^N-M位二进制数据的第Q位数据，1≤Q≤2^N-M，Q为正整数；

第1个控制模块中每个控制单元的置位端接收二进制数据1，第L个控制模块中每个控制单元的置位端适于接收所述2^N-M位二进制数据的第(L-1)位数据，2≤L≤2^N-M，L为正整数。

2.如权利要求1所述的温度计译码器，其特征在于，所述控制单元还包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管以及反相器，所述反相器包括第二输入端、第二输出端、第一电源端以及第二电源端；

所述第一PMOS管的栅极连接所述复位端，所述第一PMOS管的源极连接所述第二PMOS管的源极并适于输入第一电源电压，所述第一PMOS管的漏极连接所述第一电源端；

所述第二PMOS管的栅极连接所述置位端，所述第二PMOS管的漏极连接所述第一输出端、所述第二输出端以及所述第二NMOS管的漏极；

所述第二NMOS管的栅极连接所述复位端，所述第二NMOS管的源极连接所述第一NMOS管的源极并适于输入第二电源电压，所述第二电源电压低于所述第一电源电压；

所述第一NMOS管的栅极连接所述置位端，所述第一NMOS管的漏极连接所述第二电源端；

所述第二输入端连接所述第一输入端。

3.如权利要求2所述的温度计译码器，其特征在于，所述反相器还包括第三PMOS管和第三NMOS管；

所述第三PMOS管的栅极连接所述第三NMOS管的栅极和所述第二输入端，所述第三PMOS管的源极连接所述第一电源端，所述第三PMOS管的漏极连接所述第三NMOS管的漏极和所述第二输出端；

所述第三NMOS管的源极连接所述第二电源端。

4.如权利要求2所述的温度计译码器，其特征在于，所述第二电源电压为地电压。