[发明专利]栅极侧扇出区域电路结构

权利要求书

1.一种栅极侧扇出区域电路结构，其特征在于，包括：第一电路模块，第二电路模块，第三电路模块，以及第一晶体管(T1)；

该第一晶体管(T1)的栅极连接第一输入端(A)，漏极和源极分别连接第二输入端(B)和第N级栅极扫描线(N)，N为自然数；

该第一电路模块的第一端子(1)连接该第一输入端(A)，第二端子(2)连接该第二输入端(B)，第三端子(3)连接第N+1级栅极扫描线(N+1)；

该第二电路模块的第一端子(1)和第二端子(2)连接该第二输入端(B)，第三端子(3)连接该第N级栅极扫描线(N)；

该第三电路模块的第一端子(1)和第二端子(2)连接该第二输入端(B)，第三端子(3)连接该第N+1级栅极扫描线(N+1)；

周期性方波自该第一输入端(A)输入，栅极扫描信号自该第二输入端(B)输入，该周期性方波的周期为该栅极扫描信号的扫描周期的2倍；

当该第一电路模块的第一端子(1)的输入电压等于该周期性方波的第一幅值电压时，其第二端子(2)和第三端子(3)之间截止；当该第一电路模块的第一端子(1)的输入电压等于该周期性方波的第二幅值电压时，其第二端子(2)和第三端子(3)之间导通；

当该第二电路模块的第一端子(1)的输入电压等于该周期性方波的第一幅值电压时，其第二端子(2)和第三端子(3)之间截止；当该第二电路模块的第一端子(1)的输入电压等于该周期性方波的第二幅值电压时，其第二端子(2)和第三端子(3)之间导通；

当该第三电路模块的第一端子(1)的输入电压等于该周期性方波的第一幅值电压时，其第二端子(2)和第三端子(3)之间截止；当该第三电路模块的第一端子(1)的输入电压等于该周期性方波的第二幅值电压时，其第二端子(2)和第三端子(3)之间导通。

2.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第一晶体管(T1)为NMOS晶体管。

3.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第一电路模块，第二电路模块及第三电路模块的电路结构相同。

4.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第一电路模块包括第二NMOS晶体管(T2)和第三NMOS晶体管(T3)；该第二NMOS晶体管(T2)的栅极作为该第一电路模块的第一端子(1)，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管(T3)的栅极输入该第一幅值电压，源极和漏极分别作为该第一电路模块的第二端子(2)和第三端子(3)。

5.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第二电路模块包括第二NMOS晶体管(T2)和第三NMOS晶体管(T3)；该第二NMOS晶体管(T2)的栅极作为该第二电路模块的第一端子(1)，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管(T3)的栅极输入该第一幅值电压，源极和漏极分别作为该第二电路模块的第二端子(2)和第三端子(3)。

6.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第三电路模块包括第二NMOS晶体管(T2)和第三NMOS晶体管(T3)；该第二NMOS晶体管(T2)的栅极作为该第三电路模块的第一端子(1)，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管(T3)的栅极输入该第一幅值电压，源极和漏极分别作为该第三电路模块的第二端子(2)和第三端子(3)。

7.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第一幅值电压为3.3V。

8.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第二幅值电压为-7V。

9.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，所述栅极扫描信号来自G-COF芯片。

10.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，所述栅极扫描信号来自栅极驱动电路。