[发明专利]一种PWM波发生电路

权利要求书

1.一种PWM波发生电路，其特征在于，包括参考电流模块、参考电压模块、比较器CMP1、比较器CMP2、逻辑控制模块、PMOS管MP1、NMOS管MN1和电容C1；其中，参考电流模块分别接MP1和MN1的源极；参考电压模块分别接比较器CMP1的同相输入端和比较器CMP2的负相输入端连接；PMOS管的漏极和NMOS管的漏极连接后接比较器CMP1的负相输入端和比较器CMP2的同相输入端，还通过电容C1后接地；比较器CMP1的输出端和比较器CMP2的输出端分别接逻辑控制模块的输入端；逻辑控制模块的输出端接MP1和MN1的栅极；所述参考电流模块用于产生2组不同的电流，分别输出到MP1和MN1；所述参考电压模块用于产生2组不同的电压，分别输出到比较器CMP1和比较器CMP2。

2.根据权利要求1所述的一种PWM波发生电路，其特征在于，所述逻辑控制模块由第一上升沿检测模块、第二上升沿检测模块、SR锁存器、第一与门、第二与门、第三与门、第一或非门、第二或非门、反相器构成；其中，第一上升沿检测模块的输入端接比较器CMP1的输出端，其输出端接SR锁存器的R输入端；第二上升沿检测模块的输入端接比较器CMP2的输出端，其输出端接SR锁存器的S输入端；反相器的输入端接比较器CMP1的输出端，其输出端接第二与门的一个输入端；第一与门的一个输入端接比较器CMP1的输出端，其另一个输入端接SR锁存器的Q输出端，其输出端接第三与门的一个输入端；第二与门的另一个输入端接比较器CMP2的输出端，其输出端接第一或非门的一个输入端；第三与门的另一个输入端接比较器CMP2的输出端，其输出端接第一或非门的另一个输入端和第二或非门的一个输入端；第一或非门的输出端接第二或非门的另一个输入端；第二或非门的输出端接MP1和MN1的栅极。

3.根据权利要求2所述的一种PWM波发生电路，其特征在于，所述参考电流模块由PMOS管PM3、PM4、PM5、PM7、PM8、PM9、PM10、NMOS管NM3、NM4、NM5、NM6、NM7、电阻R1、R2构成；其中，PM3、PM4、PM5、PM8、PM9的栅极互连；PM3的源极接电源VDD，其栅极和漏极互连，其漏极接NM3的漏极；NM3的源极通过R1后接地GND；NM3、NM4、NM5的栅极互连；NM4的漏极接PM4的漏极，其源极接地GND；PM4的源极接电源；PM5的漏极接PM7的漏极，其源极通过R2后接电源VDD；PM7的源极接NM5的漏极，其栅极接地GND；NM5的源极接地GND；PM8的源极接电源VDD，其漏极接NM6的漏极；NM6的漏极和栅极互连，其栅极接NM7的栅极，其源极接地GND；NM7的源极接地GND，其漏极接MN8的源极；PM9的源极接电源VDD，其漏极接PM10的源极；PM10的栅极接第二或非门的输出端，其漏极接MP8的源极。

4.根据权利要求3所述的一种PWM波发生电路，其特征在于，所述比较器CMP1和CMP2的结构相同，所述比较器CMP1由PMOS管PM11、PM12、PM13、PM14、PM15、PM16、PM17、PM18、PM19、PM20、PM21、NMOS管NM10、NM11、NM12、NM13、NM14、NM15、NM16、电阻R5和电容C2；其中，PM11、PM12、PM15、PM16、PM20、PM21的源极均接电源VDD；PM16、PM15、PM11、PM12的栅极互连；PM11的漏极和栅极互连，其漏极接外部电流源I_bias；PM12的漏极接PM13和PM14的源极；PM13的栅极为比较器CMP1的同相输入端，其漏极接NM10的漏极；PM14的栅极为比较器CMP1的负相输入端，其漏极接NM11的漏极；NM10的漏极和栅极互连，其栅极接NM11的栅极，其源极接地GND；NM11的源极接地GND；PM15的漏极接PM17和PM18的源极；PM17的栅极接NM11的漏极，其漏极接NM12的漏极；NM12的漏极和栅极互连，其栅极接NM15的栅极，其源极接地GND；PM18的栅极接PM19的漏极，其漏极接MM13的漏极；NM13的漏极和栅极互连，其栅极接NM16的栅极，其源极接地GND；PM16的漏极接PM19的源极；PM19的漏极接PM18的栅极和NM14的漏极，其栅极接基准电压V_ref；NM14的漏极和栅极互连，其源极接地GND；PM20和PM21的栅极互连；PM20的栅极和漏极互连，其漏极接NM15的漏极；NM15的源极接地GND；PM21的漏极依次通过电容C2和电阻R5后接PM17的栅极；NM16的源极接地GND；NM16的漏极和PM21的漏极连接作为比较器CMP1的输出端。