[发明专利]轨对轨输入缓冲器

权利要求书

1.一种轨对轨输入缓冲器，包括：

一比较电路，接收一输入电压与一参考电压，比较该输入电压及该参考电压以提供一比较电压，其中，当该输入电压大于该参考电压时，该比较电压对应地设定为一高电压电平，且当该输入电压小于该参考电压时，该比较电压对应地设定为一低电压电平；以及

一电平转换电路，耦接该比较电路以接收该比较电压，且接收一系统高电压及一接地电压，当该比较电压为该高电压电平时，该电平转换电路转换该比较电压至该系统高电

压以作为一输出电压，当该比较电压为该低电压电平时，该电平转换电路转换该比较电压至该接地电压以作为该输出电压，其中该参考电压与该输出电压不同。

2.如权利要求1所述的轨对轨输入缓冲器，其中该比较电路还提供该比较电压的一反相比较电压至该电平转换电路，该电平转换电路依据该比较电压及该反相比较电压输出该系统高电压或该接地电压作为该输出电压。

3.如权利要求2所述的轨对轨输入缓冲器，其中该比较电路包括：

一第一晶体管，该第一晶体管的一第一端接收该系统高电压，该第一晶体管的一控制端接收该比较电压，该第一晶体管的一第二端接收该反相比较电压；

一第二晶体管，该第二晶体管的一第一端接收该系统高电压，该第二晶体管的一控制端接收该反相比较电压，该第二晶体管的一第二端接收该比较电压；

一第三晶体管，该第三晶体管的一第一端耦接该第一晶体管的该第二端且提供该反相比较电压，该第三晶体管的一控制端接收该输入电压；

一第四晶体管，该第四晶体管的一第一端耦接该第二晶体管的该第二端且提供该比较电压，该第四晶体管的一控制端接收该参考电压，该第四晶体管的一第二端耦接该第三晶体管的一第二端；以及

一第五晶体管，该第五晶体管的一第一端耦接该第三晶体管的该第二端，该第五晶体管的一控制端接收一偏压，该第五晶体管的一第二端接收该接地电压。

4.如权利要求3所述的轨对轨输入缓冲器，其中该比较电路还包括：

一第六晶体管，该第六晶体管的一第一端接收该系统高电压，该第六晶体管的一控制端及一第二端接收该反相比较电压；以及

一第七晶体管，该第七晶体管的一第一端接收该系统高电压，该第七晶体管的一控制端及一第二端接收该比较电压。

5.如权利要求4所述的轨对轨输入缓冲器，其中该第一晶体管、该第二晶体管、该第六晶体管及该第七晶体管分别为一P型晶体管，该第三晶体管至该第五晶体管分别为一N型晶体管。

6.如权利要求2所述的轨对轨输入缓冲器，其中该电平转换电路包括：

一第八晶体管，该第八晶体管的一第一端接收该系统高电压，该第八晶体管的一控制端接收该反相比较电压，该第八晶体管的一第二端提供该输出电压；

一第九晶体管，该第九晶体管的一第一端接收该系统高电压，该第九晶体管的一控制端接收该比较电压；

一第十晶体管，该第十晶体管的一第一端耦接该第八晶体管的该第二端，该第十晶体管的一控制端接收该反相比较电压；

一第十一晶体管，该第十一晶体管的一第一端耦接该第九晶体管的一第二端，该第十一晶体管的一控制端接收该比较电压；

一第十二晶体管，该第十二晶体管的一第一端耦接该第十晶体管的一第二端，该第十二晶体管的一控制端耦接该第九晶体管的该第二端，该第十二晶体管的一第二端接收该接地电压；以及

一第十三晶体管，该第十三晶体管的一第一端耦接该第十一晶体管的一第二端，该第十三晶体管的一控制端耦接该第八晶体管的该第二端，该第十三晶体管的一第二端接收该接地电压。

7.如权利要求6所述的轨对轨输入缓冲器，其中该第八晶体管及该第九晶体管分别为一P型晶体管，该第十晶体管至该第十三晶体管分别为一N型晶体管。