[发明专利]电路仿真中基于工作区域的器件缓冲

说明书

本发明公开了一种在电路仿真中关于基于工作区域的器件缓冲方法及系统，在具体实例中，一个在电路仿真中执行基于工作区域的器件缓冲的计算机实施方法，接收仿真子电路的信号，其中所述子电路包含多个器件；确定所述多个器件的节点(电压)容差；针对所述多个器件中的每一器件，使用所述多个器件的所述节点容差确定所述器件是否已进入缓冲区域；所述器件尚未进入所述缓冲区域相应地执行模型评估；且所述器件已进入所述缓冲区域相应地跳过模型评估。

技术领域

本发明涉及的领域是电子设计自动化，具体而言，本发明涉及电路仿真中的基于工作区域的器件缓冲。

背景技术

集成电路是由例如电阻、电容、电感器、互感器、传输线、二极管、双极结型晶体管(BJT)、结型场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)、金属T半导体场效应晶体管(MESFET)、薄膜晶体管(TFT)等电路元件构成的网络。

随着技术的发展，集成电路越来越复杂，需要使用强大的数值模拟程序。例如，电路仿真是集成电路的设计流程中必不可少的环节，它能帮助电路设计人员无需通过昂贵的制造工艺验证其设计的功能和性能。随着半导体加工技术发展到纳米规格，新的仿真方法需要解决纳米级电路设计所固有的新问题。现代集成电路快速发展、更新换代，不断挑战着电路仿真的算法和实现。半导体行业需要EDA软件有能力来分析与动态电流相关的纳米效应，比如耦合噪声(coupling noise)、接地反弹(ground bounce)、传输线波传播(transmission line wave propagation)、动态漏电流(dynamic leakage current)、电源电压降(supply voltage drop)、器件和电路的非线性行为等。因此，精准的电路模拟和晶体管级仿真已经成为解决纳米设计所面临问题的最有效的途径之一。

电子电路仿真器包括美国加州大学伯克利分校(UC Berkeley)开发的面向集成电路的仿真程序——SPICE(Simulation Program with Integrated Circuit Emphasis)以及各种增强或衍生版本的SPICE仿真程序。SPICE及其增强、衍生版本将在本文被简称为SPICE电路仿真器或SPICE。SPICE方法认为电路是一个不可分割的整体。

SPICE仿真可以提供对电路行为相当准确的预测。这种预测不局限于个别的子电路，它涵盖整个系统(例如，整个集成电路)，因而可以发现、处理全系统范围关于噪声之类的问题。一般的SPICE仿真处理流程，模拟集成电路通常被表示为一个网表描述的形式。网表是一种由SPICE语言编写的用于仿真的对模拟电路的电路描述。SPICE网表是包含仿真控制语句的纯结构性语言。其他语言如Verilog-ATM，还具有行为构建的能力。通过结构性网表，连同预定义电路元件，根据特定的电路建模方法，SPICE可以将模拟集成电路表示为矩阵形式的数学表达。非齐次线性微分方程解的维度范围从1到n。由线性方程处理相应数量的输入向量。输入向量集被表示为{I1，I2，..In}。接下来，线性矩阵通过输入向量集解出解向量集{V1，V2，..Vn}。重复以上计算，直到解向量集收敛。解向量集可以转换输出为波形、测量值或者由工程师通过计算机屏幕检查仿真的核查结果。

然而，随着集成电路行业的发展，器件几何形状的不断减小、系统中组成部件之间的互联效应日益增加，整个系统的SPICE类仿真变得越来越困难。一个例子是晶体管沟道长度微米规格变化为深亚微米规格。由于器件几何形状的不断缩小，电路设计者在集成电路(IC)中能够运用电路元件(例如，晶体管、二极管、电容)数量呈指数级增长，对应于SPICE矩阵的维数也量级增长，巨大的计算复杂度使得计算不能在希望的时间范围内完成。

一个电路可以表示为用于瞬间电流分析的大规模离散非线性矩阵。矩阵维数和电路中节点的数目同阶。对于瞬态分析，这个巨大的非线性系统需要求解几十万次，这限制了SPICE方法的容量和性能。一般的SPICE方法可以模拟不超过约50,000个节点的电路。因此，对于全芯片设计，SPICE方法不可行。SPICE在实际应用中被广泛应用于单元设计、库生成和准确性验证。