[发明专利]蚀刻装置

说明书

技术领域

本发明涉及在向电极施加电压的同时蚀刻基板的蚀刻装置。

背景技术

图21是示出日本专利公开No.10-20473中公开的干蚀刻装置的示意性布置的示图。图22A是该干蚀刻装置的下电极结构的平面图。图22B是图22A的截面图。图23与常规装置相比较地示出日本专利公开No.10-20473中公开的第一实施例中的晶片平面内的蚀刻速度分布。电极811和812被布置于蚀刻腔室(chamber)810中以相互面对。上电极811接地。其上安装作为目标基板的半导体晶片813的下电极812经由匹配电路814与高频电源815连接。

如图23中的虚线所示，常规的蚀刻装置展示出大的蚀刻速度差E1，所述蚀刻速度差E1是在具有最大值的中心部分与具有最小值的周边部分之间的差值。出于这个原因，在日本专利公开No.10-20473中公开的蚀刻装置中，如图22A和图22B所示，用作高频衰减部件的盘状石英板821被置于电极812的上中心表面部分上，半导体晶片813被安装在石英板821上，并且具有开口的石英板822被置于电极812的周边部分上以与半导体晶片813的正表面(obverse surface)几乎齐平。如图23中的实线所示，这降低中心部分处的蚀刻速度，由此将蚀刻速度差设为E2(E2<E1)。

图24是日本专利公开No.2007-109770中公开的干蚀刻装置的示意性截面图。托盘(tray)915容纳多个基板902。日本专利公开No.2007-109770中的干蚀刻装置旨在通过以高的接触程度在基板基座上保持基板来提高基板的冷却效率，并在包含外周缘附近的部分的基板的正表面的整个区域上使得处理均匀。

图24所示的干蚀刻装置901的托盘915包含在厚度方向上贯通(extend through)托盘的基板容纳孔919A至919D、以及支撑基板902的下表面的外周缘部分的基板支撑部分921。电介质板923包含支撑托盘915的下表面的托盘支撑表面、以及从托盘915的下表面侧插入到基板容纳孔919A至919D中的基板安装部分929A至929D。基板902被安装于基板安装部分929A至929D的基板安装表面上，所述基板安装表面是基板安装部分929A至929D的上端面。DC电压施加机构943向静电吸附电极940施加DC电压。传热气体供给机构945向基板902与基板安装表面之间供给传热气体。

蚀刻装置所需要的性能之一是能够均匀地加工蚀刻材料。为了提高生产率，已尝试了增大基板的面积和/或在一次处理中处理多个基板。即，已出现对可在大面积上均一地执行蚀刻的蚀刻装置的需求。

日本专利公开No.10-20473中公开的干蚀刻装置可在蚀刻一个半导体晶片时防止中心部分与周边部分之间的蚀刻深度差。但是，日本专利公开No.10-20473没有公开当蚀刻容纳于一个托盘中的多个基板时防止容纳于托盘的中心部分中的基板与容纳于托盘的周边部分中的基板之间的蚀刻深度差。

另一方面，日本专利公开No.2007-109770中公开的干蚀刻装置可通过凭借静电吸引在基板安装表面上直接安装基板，来在包含外周缘附近的部分的基板表面的整个区域上实现均匀的等离子体处理。但是，日本专利公开No.2007-109770没有公开当蚀刻容纳于一个托盘中的多个基板时防止容纳于托盘的中心部分中的基板与容纳于托盘的周边部分中的基板之间的蚀刻深度差。在当前的发明人的知识范围内，没有可用于解决该问题的手段。

发明内容

本发明提供有利于在蚀刻容纳于托盘中的多个基板时减小托盘的径向方向和/或基板的径向方向中的蚀刻深度不均匀性的技术。

根据本发明的一个方面的蚀刻装置包括：能够被抽空(evacuated)的腔室；第一电极，被设置在腔室中，并包含被配置为支撑托盘的托盘支撑部分，所述托盘能保持多个基板并将基板加载到腔室中及从腔室卸载基板；以及电压施加单元，被配置为向第一电极施加电压，其中，电介质板被附接于第一电极的正表面的面对基板的非目标表面的外缘部分的部分。

根据本发明的另一方面的蚀刻装置包括：能够被抽空的腔室；第一电极，被设置在腔室中，并包含被配置为支撑托盘的托盘支撑部分，所述托盘能保持多个基板并将基板加载到腔室中及从腔室卸载基板；以及电压施加单元，被配置为向第一电极施加电压，其中，电介质板沿第一电极的正表面的周缘部分被设置，以面对基板的非目标表面的周缘部分。

从参照附图对示例性实施例的以下描述，本发明的进一步的特征将变得明显。

附图说明