[发明专利]逻辑电路

说明书

一种逻辑电路包括降压元件、第一逻辑单元以及第一开关元件。降压元件耦接于系统供应电源端，用以根据系统供应电源端所供应的系统电压提供低于系统电压的第一内部供应电压。第一逻辑单元接收第一内部供应电压并输出第一逻辑信号。第一开关元件根据第一控制信号，选择将第一逻辑单元耦接至接地节点。本发明能够在只增加一个降压元件而不额外增加电路复杂度的情况下，有效降低栅极漏电流。

技术领域

本发明是有关于一种低漏电流的逻辑电路，特别是有关于一种降低栅极漏电流的逻辑电路。

背景技术

随着半导体制造工艺的不断进步，栅极氧化层的厚度也随之降低，然而较薄的栅极氧化层却使得栅极漏电流随之增加，进而产生电路操作于待机状态时静态电流过大的问题。为了降低栅极漏电流的影响，通常是将半导体制造工艺的栅极氧化层的厚度增加，如此以来栅极漏电流随之降低，伴随而来的是饱和电流(I_DSAT)的下降，使得电路的效能受到很大的影响。再者，我们需要一个有效降低栅极漏电流的装置与方法，来进一步提升先进制造工艺的效能。

发明内容

本发明的主要目的是提供一种逻辑电路，用于解决上述需要有效降低栅极漏电流的问题。

有鉴于此，本发明提出一种逻辑电路，包括：一降压元件，耦接于一系统供应电源端，用以根据上述系统供应电源端所供应的一系统电压提供低于上述系统电压的一第一内部供应电压；一第一逻辑单元，接收上述第一内部供应电压并输出一第一逻辑信号；以及一第一开关元件，根据一第一控制信号选择将上述第一逻辑单元耦接至一接地节点。

根据本发明的一实施例，上述降压元件为N型半导体，包括耦接至上述系统供应电压端的栅极端、耦接至上述系统供应电压端的漏极端以及提供上述第一内部供应电压的源极端，上述第一逻辑单元为反相器，上述第一开关元件为N型半导体，包括接收上述第一控制信号的栅极端、耦接至上述第一逻辑单元的漏极端以及耦接至上述接地节点的源极端。

根据本发明的一实施例，还包括：一第二开关元件，根据一第二控制信号选择将上述系统电压提供至上述第一逻辑单元，其中上述第二控制信号为上述第一控制信号的反相；一第二逻辑单元，耦接至上述接地节点以及上述第一逻辑单元，并根据上述第一逻辑信号输出一第二逻辑信号；以及一第三开关元件，根据上述第二控制信号选择将上述系统电压提供至上述第二逻辑单元。

根据本发明的一实施例，其中上述第一逻辑单元以及上述第二逻辑单元操作于一待机模式以及一操作模式，其中当上述第一逻辑单元以及上述第二逻辑单元操作于上述待机模式时，上述第一控制信号为低逻辑电平而上述第二控制信号为高逻辑电平，上述第二开关元件以及上述第三开关元件不导通，上述降压元件提供上述第一内部供应电压至上述第一逻辑单元，上述第一开关元件停止将上述第一逻辑单元耦接至上述接地节点，其中当上述第一逻辑单元以及上述第二逻辑单元操作于上述操作模式时，上述第一控制信号为高逻辑电平而上述第二控制信号为低逻辑电平，上述第一开关元件将上述第一逻辑单元耦接至上述接地节点，上述第二开关元件将上述系统电压提供至上述第一逻辑单元以及上述第三开关元件将上述系统电压提供至上述第二逻辑单元。

根据本发明的一实施例，其中上述第二开关元件为P型半导体，包括接收上述第二控制信号的栅极端、耦接至上述第一逻辑单元的漏极端以及耦接至上述系统供应电源端的源极端，上述第二逻辑单元为反相器，上述第三开关元件为P型半导体，包括接收上述第二控制信号的栅极端、耦接至上述第二逻辑单元的漏极端以及接收上述系统电压的源极端。

本发明还提出一种逻辑电路，包括：一降压元件，耦接于一系统供应电源端，用以根据上述系统供应电源端所供应的一系统电压提供低于上述系统电压的一第一内部供应电压；多个逻辑单元，包括：多个第一逻辑单元，接收上述第一内部供应电压；以及多个第二逻辑单元，接收上述系统电压并耦接至一接地节点，其中上述第一逻辑单元以及上述第二逻辑元件交替排列地串联；以及一第一开关元件，根据一第一控制信号选择将上述第一逻辑单元耦接至一接地节点。