[发明专利]时脉资料回复电路与方法以及等化讯号分析电路与方法

说明书

一种时脉资料回复方法，依据参考时脉取样输入讯号以产生复数取样结果，包含：依据所述参考时脉产生第一及第二取样时脉，所述第一及第二取样时脉的相位差大于零且小于所述输入讯号的一单元间隔的二分之一，每一单元间隔对应一输入资料；依据所述第一及第二取样时脉取样所述输入讯号的连续单元间隔，以在每一单元间隔产生第一及第二取样结果；比较所述第一及第二取样结果以产生比较结果；依据所述比较结果及所述输入资料产生调整讯号；以及依据所述调整讯号调整所述第一及第二取样时脉，使每一单元间隔的取样结果实质上对应所述输入讯号于所述单元间隔的振幅极大处。

技术领域

本发明关于时脉资料回复(clock data recovery，CDR)电路与方法以及等化讯号分析电路与方法，尤其关于基于输入讯号的振幅极大值，来完成时脉资料回复以及分析讯号等化器的等化讯号的电路与方法。

背景技术

请参阅图1A及图1B，其是习知利用时脉clk取样输入讯号D_in的波形示意图。图1A及图1B中时脉clk对输入讯号D_in的每笔输入资料产生2个取样结果，理想的情况是，时脉clk的上升缘(rising edge)取样在输入讯号D_in的每一个单元间隔(unit interval，UI)(每一单元间隔对应一笔输入资料)的中间位置，而下降缘(falling edge)则取样在单元间隔的边缘位置，如此一来便可得到相对准确的取样结果。传统上会以亚力山大相位侦测器(Alexander phase detector)来判断时脉clk相较于输入讯号D_in为领先或者落后。如图1A所示，时脉clk的其中一个上升缘取样得到资料D<n>，n为正整数，但是其紧邻的下降缘却未取样在单元间隔的边缘，而是取样在下一个单元间隔，因此亚力山大相位侦测器经由逻辑判断及低通滤波器取平均值后，可判断出时脉clk落后(late)于输入讯号D_in，所以必须提前时脉clk的相位；另一种情况，如图1B所示，时脉clk的其中一个上升缘取样得到资料D<n>，但是其紧邻的下降缘却未取样在单元间隔的边缘，而是取样在同一个单元间隔，此时亚力山大相位侦测器判断出时脉clk领先(early)于输入讯号D_in，所以必须延迟时脉clk的相位。请参阅图2，其是习知输入资料的眼图(eye diagram)与时脉clk的关系图。经调整后，时脉clk与输入讯号D_in已达到理想的相位关系，也就是时脉 clk的上升缘取样在输入讯号D_in的一个单元间隔的中心位置，而时脉clk的下降缘取样在输入讯号D_in的一个单元间隔的边缘位置，理论上此时所取样到的资料为相对准确的资料。然而，大多数的时候，由于资料接收端受到干扰，导致取样电路所看到的输入讯号D_in的波形并非对称，也就是每一单元间隔所对应的一笔输入资料，其振幅的极大值并非落于所述单元间隔的中间位置，导致时脉clk的上升缘并非取样在输入讯号D_in的振幅极大处。举例来说，如图2所示，每笔输入资料的极大振幅落于所述单元间隔的偏右位置(如图中的虚线框选所示)，如此一来即便时脉clk取样在每个单元间隔的中间位置，但却不是如理想中的取样在输入讯号D_in的振幅极大处，造成取样正确率降低、位元错误率(bit error rate，BER)上升。