[发明专利]一种多层复合氧化物高k介质薄膜晶体管的制备方法

说明书

技术领域:

本发明属于半导体材料薄膜晶体管制备技术领域，涉及一种多层复合氧化物(GTO)高k介电和新型半导体沟道材料铟钛锌氧化物(In-Ti-Zn-O，ITZO)四元合金氧化物薄膜的制备工艺，特别是一种多层复合氧化物GTO高k介质薄膜晶体管的制备方法。

背景技术：

近年来，薄膜晶体管(Thin Film Transistor，TFT)在有源矩阵驱动液晶显示器件(Active Matrix Liquid Crystal Display,AMLCD)中发挥了重要作用，从低温非晶硅TFT到高温多晶硅TFT的技术越来越成熟，应用对象也从只能驱动LCD(Liquid Crystal Display)发展到既可以驱动LCD又可以驱动OLED(Organic Light Emitting Diodes)和电子纸。随着半导体工艺水平不断提高，像素尺寸不断减小，显示屏的分辨率也越来越高，TFT作为驱动像素的开关应用于液晶显示器(TFT-LCD)等显示器件中,其中栅介电材料禁带宽度的大小决定漏电流的大小，而它的相对介电常数则决定器件亚阈值摆幅的大小(即能耗大小)。随着大规模集成电路的发展，作为硅基集成电路核心器件的金属氧化物半导体晶体管的特征尺寸一直不断减小，其减小规律遵循摩尔定律。目前的光刻尺寸已达到28nm，CMOS栅极等效氧化物厚度降到1nm以下，栅氧化层的厚度接近原子间距(IEEE Electron Device Lett.2004,25(6):408-410),随着等效氧化物厚度的减小会引起隧道效应；研究表明SiO₂的厚度由3.5nm减至1.5nm时栅极漏电流由10^-12A/cm²增大到10A/cm²(IEEE Electron Device Lett.1997,18(5):209-211)，较大的漏电流会引起高功耗及相应的散热问题，这对于器件集成度、可靠性和寿命都造成不利的影响，因此急需研发出新的高介电材料取代传统SiO₂。目前，在MOS集成电路工艺中广泛采用高介电常数(高k)栅介质来增大电容密度和减少栅极漏电流，高k材料因其大的介电常数，在与SiO₂具有相同等效栅氧化层厚度(EOT)的情况下，其实际厚度比SiO₂大的多，从而解决了SiO₂因接近物理厚度极限而产生的问题。