[发明专利]数据处理设备和存储器设备

说明书

相关申请的交叉引用

本申请基于并且要求于2013年5月20日提交的日本专利申请No.2013-105872的优先权，其内容通过引用被整体包含在此。

技术领域

本发明涉及一种数据处理设备和存储器设备，其控制对存储器的访问，诸如动态随机存取存储器(DRAM)。

背景技术

近年来，在许多情况下动态随机存取存储器(DRAM)已经被用作数据处理器设备中的大容量和高速访问存储器。然而，在DRAM中，由于跨存储单元的访问、写入和读取之间的切换等等导致减少吞吐量。

鉴于这些，已知数据处理设备，参考每个存储器命令的类型和要被访问的存储器地址通过重新排列存储器命令的处理顺序其抑制吞吐量的减少，该存储器命令指定通过总线主控件发布的数据的写入或者读取。然而，因为由于重新排列由此增加访问延时的存储器命令出现，所以存在增加访问延时的最坏值的问题。

因此，已知用于为每个总线主控件事先设置要被发布的存储器命令的处理的优先级的技术。根据此技术，基于以对于每个总线主控件的固定方式事先设置的优先级，重新排列和执行存储器命令。该技术旨在基于为每个总线主控件设置的优先级通过向每个总线主控件发布存储器命令实现短的延时。

另外，作为用于抑制当通过多个总线主控件进行的存储器访问的竞争出现时出现的存储器访问延时的增加的技术，例如，在JP-A-2007-48274中公开下述技术。即，在JP-A-2007-48274中公开的技术中，响应于通过多个总线主控件发布的存储器访问请求，比存储器访问请求的传输单元小的多个命令被生成。然后，多个命令被交替地发布到用于存储器的存储器访问请求的每个请求源。即，JP-A-2007-48274公开在时分中并行地执行多个存储器访问请求的存储器控制器。

发明内容

当使每个总线主控件基于为每个总线主控件设置的优先级发布存储器命令时，因为优先级被固定并且没有被改变所以可以发布高优先级的大量的存储器命令。结果，在DRAM中能够出现接近于随机数据访问的状态。另外，该状态可以导致频繁的访问惩罚。即，如果要求短的延时的大量的存储器命令被发布，则数据处理设备的吞吐量被减少。另外，在JP-A-2007-48274中公开的技术仅在时分中并行地发出多个存储器访问请求。因此，不能够抑制其中发布高优先级的存储器命令的情形。

本发明的目的之一是为了通过抑制高优先级的存储器命令的发布的数目避免其中接近于对存储器的随机数据访问的状态出现的情形并且实现具有简单的配置的高的吞吐量和短的延时的数据处理设备。

本发明的第一方面提供一种数据处理设备，包括：多个总线主控件；以及存储器控制器，存储器控制器被连接到多个总线主控件和其中存储数据的存储器以传输数据，其中，存储器控制器适于控制将数据写入到存储器和从存储器读取数据中的至少一个，其中多个总线主控件中的每一个包括：命令发布单元，命令发布单元适于发布存储器命令以指定对存储器的访问；数据缓冲器；以及优先级信息生成单元，优先级信息生成单元适于取决于数据缓冲器的空闲空间而生成第一优先级信息，其中，第一优先级信息与存储器命令相关联并且指示存储器命令的优先级，并且存储器控制器包括：处理顺序确定单元，处理顺序确定单元适于基于与存储器命令相对应的第一优先级信息来确定由多个总线主控件发布的存储器命令的处理顺序；以及命令处理单元，命令处理单元适于按照由处理顺序确定单元确定的处理顺序来执行从多个总线主控件传输的相应的存储器命令。

根据在本发明的第一方面中的数据处理设备，通过每个总线主控件发布与第一优先级信息相关联的存储器命令，该第一优先级信息指示根据被设置在每个总线主控件中的数据缓冲器的空闲空间而确定的处理顺序。在这样的情况下，即使在通过多个总线主控件发布的多个存储器命令之间出现竞争，以适当的顺序执行存储器命令。因此，数据处理设备的吞吐量整体上被提高。

即，根据第一方面中的数据处理设备，根据被设置在每个总线主控件中的数据缓冲器的空闲空间来检测适于发布存储器命令的时序，并且使用时序发布存储器命令。因此，与没有发布存储器命令直到数据缓冲器变成空，换言之，在总线主控件的处理处于待机状态的现有技术的数据处理设备相比较，能够大大地增加存储器命令的发布的数目。因此，在上面描述的方面也能够被应用于包括所谓的延时临界总线主控件的数据处理设备。