[发明专利]闪速存储器及其复位信号输出方法

说明书

技术领域

本发明涉及集成电路领域，具体地，是一种闪速存储器以及这种闪速存储器的复位信号输出方法。

背景技术

现在的便携式电子设备，诸如MP3音乐播放器、手机、平板电脑等大量使用嵌入式芯片，嵌入式芯片可以视为一个嵌入式系统，其包括一个嵌入式控制器以及非易失性存储器，通常使用闪速存储器(flash)作为非易失性存储器。现有的SPI闪速存储器是一种小容量、封装简单、使用方便、可重复烧录的非易失性存储器件，其存储容量由1MB到16MB不等，但生产成本随着容量的增大而迅速升高。

现有的SPI闪速存储器需要迅速地响应嵌入式控制的读写请求，通常其存储结构为NOR Flash，因此也称作SPI NOR Flash。嵌入式芯片启动的时候，嵌入式控制器将存储在SPI NOR Flash中的程序读取到嵌入式控制器中，并在随机存储器(RAM)中运行。随着嵌入式芯片的功能越来越强大，需要存放在SPI NOR Flash里面的数据除了越来越庞大的程序，还有越来越多的音频和视频数据。现有的SPI NOR Flash的容量越来越难满足这个趋势要求。

NAND Flash是一种大容量、低成本、可重复烧录的非易失性存储器件，但是NAND Flash访问方式复杂，需要强大的纠错能力，数据存储管理难度大，存储方式复杂。为了满足巨大的程序和数据容量需求。现有的一些嵌入式芯片采用NAND Flash替换了现有的SPI NOR Flash作为嵌入式芯片的非易失性存储器件，但嵌入芯片的生产成本因此而大幅增加，嵌入式芯片的开发难度也越来越大。

为了解决存储容量和成本的矛盾，人们研发了一种称为SPI NAND Flash的SPI闪速存储器，将NAND Flash和控制器封装在一起，并应用到嵌入式芯片中。但因为NAND Flash的管理难度大，初始化时间长并且难以确定，加上SPI通信协议的局限性，嵌入式芯片的控制器通常难以确定第一次读SPI NAND Flash的时间，实现启动同步的难度很大，从而限制了SPI NAND Flash的应用范围。

发明内容

本发明的主要目的是提供一种在嵌入式芯片启动时，可以被嵌入式控制器同步访问的闪速存储器。

本发明的另一目的是提供确保嵌入式控制器与闪速存储器同步的闪速存储器的复位信号输出方法。

为了实现上述的主要目的，本发明提供的闪速存储器具有控制器以及被控制器访问的存储器，其中，闪速存储器还设有复位信号输出引脚，控制器的复位引脚与复位信号输出引脚连接，复位引脚内设有复位电路，复位电路包括依次串联的第一电阻、第一开关、第二开关以及第二电阻，第一开关与第二开关由控制器控制开闭，复位信号输出引脚连接至第一开关与第二开关之间。

由上述方案可见，嵌入式系统启动后，在闪速存储器初始化过程中，控制器控制第一开关与第二开关的通断，使复位信号输出引脚输出低电平信号。待闪速存储器初始化结束后，控制器控制第一开关与第二开关的通断，使复位信号输出引脚输出高电平信号，嵌入式控制器即可以确定闪速存储器的初始化结束时间，从而确保闪速存储器可以被嵌入式控制器同步访问。

进一步的方案是，复位信号输出引脚为复用引脚，且与闪速存储器的中止引脚或写保护引脚复用。

由此可见，复位信号输出引脚与其他功能引脚复用，不增加闪速存储器的引脚数量，不会增加闪速存储器的生产成本。

更进一步的方案是，第一开关为三极管或场效应管，第一开关为三极管或场效应管。

可见，控制器通过控制三极管或场效应管的通断来实现第一开关与第二开关的开闭，两个开关的开闭控制简单、精确。

为实现上述的另一目的，本发明提供上述闪速存储器的复位信号输出方法，包括闪速存储器初始化结束前，控制器控制第一开关断开，且控制第二开关闭合，复位信号输出引脚输出低电平信号，闪速存储器初始化结束后，控制器控制第一开关闭合，且控制第二开关断开，复位信号输出引脚输出高电平信号。

由上述方案可见，闪速存储器初始化前后复位信号输出引脚输出的电平信号不相同，嵌入式控制器根据接收的信号即可以判断闪速存储器是否初始化完毕，待闪速存储器初始化完毕后即访问闪速存储器，从而确保嵌入式控制器与闪速存储器的同步工作。

进一步的方案是，闪速存储器初始化结束后并进入正常工作状态后，控制器控制第一开关与第二开关断开，复位信号输出引脚输出高阻态信号。