[发明专利]功率放大器单元与相关的装置以及数字预失真校正方法

说明书

技术领域

本发明所揭露的实施例是相关于功率放大器单元、功率放大器模块、通信单元、射频发射器架构以及在一射频架构中执行数字预失真校正的方法。

背景技术

随着深亚微米CMOS(互补金属氧化物半导体)工艺的不断进步，数字电路变得更小且更省电。然而，深亚微米CMOS工艺对改变模拟电路的大小并不是特别有效。因此，在很多设备(如射频(RF))发射器中，为了能够获得更多使用深亚微米CMOS工艺的好处，总是希望能尽可能多地(例如在数字信号处理算法的协助下)移除模拟元件或模拟电路。

此外，很多传统的射频发射器使用线性功率放大器(PA)。由于线性功率放大器的效率通常较低，导致此类传统的射频发射器的效率也较低。因此，与具有较高效率的开关模式功率放大器相比，在射频发射器中使用开关模式功率放大器替代传统的线性功率放大器更具有吸引力。

因此，需要提供一种射频发射器，其能够通过数字处理算法的援助，利用开关模式功率放大器，来减少功率放大器的尺寸以及提高功率放大器的效率。然而，开关模式功率放大器通常表现出高度非线性的输入输出关系，而且往往需要采用噪声整形技术，以满足各种无线标准并存的严格要求。

数字极发射器采用开关模式功率放大器的一种现有发射器设计，其能够汲取深亚微米CMOS工艺技术的优势。因此，这种数字极发射器能够实现高效率，同时仅需要一个小的硅片面积。然而，伴随这些现有的发射器设计的问题是，由于AM(幅度调制)和PM(相位调制)信号在极发射器中固有的带宽膨胀特性，它们只适用于窄带调制信号。

混合极发射器设计采用二维(同相/正交)调制的优势，从而实现宽带相位调制。然而，这种混合极性发射器的一个问题是，他们受到幅度和相位量化噪声的不利影响，因此需要有效的噪声整形。

另外，基于同相/正交(In-phase/Quadrature，简称I/Q)射频数字–模拟转换器(Digital-Analog converter，简称DAC)的发射器也是现有的。当该I/Q射频DAC的输出被组合在模拟(射频)域时，该I/Q射频DAC将DAC的功能和混频器的功能相结合。然而，这种发射器设计需要一个线性功率放大器，且直接的(direct)I/Q射频DAC的功效比数字极发射器设计更低。

另一种现有的射频发射器(主要是窄带)设计采用自适应预失真，该自适应预失真使用了增量总和(delta-sigma)调制器，以实现功率放大器非线性自动反函数。此类设计相对简单且可供给低精度的DAC使用。然而，这种设计仍然包括一般常规架构，使得功率放大器的效率仍然较低。

据预计，对数字辅助/数字密集的射频发射器的需求将越来越多。然而，数字算法受到电路速度可用性的局限，因此，从可实现的角度来看，寻找简单而有效的数字算法是至关重要的。目前可用的已出版文献中，有时会讨论到在高时钟频率(如载波频率的四倍)中运行的数字算法。然而，这种时钟频率在实际的CMOS和/或使用者通信单元中是无法实现的。

因此，此领域亟需一种新颖的射频发射器架构以及相关操作方法以解决上述问题。

发明内容

本发明提供一种功率放大器单元与相关的装置以及数字预失真校正方法，旨在减轻或是消除上述问题。

依据本发明的第一实施例，提出一种功率放大器单元，包含有：一第一输入，用来接收一同相控制信号；一第二输入，用来接收一正交控制信号；一输入级，用来基于至少部分所接收的该同相控制信号以及该正交控制信号来输出一驱动信号；以及一输出级，用来从一输入接收该输入级所输出的该驱动信号，并产生该功率放大器单元的一输出信号以响应该接收驱动信号。

如此一来，此一功率放大器单元可以在同相和正交控制信号之间共用，进而实现一单一阵列功率放大器单元以取代现有数字功率放大器拓朴设计中两个分开的同相和正交阵列。因此在晶片上实现功率放大器的时候可以显著地减少的面积。

依据一可选实施例，该输入级包含有：

一同相子级，包含有一输入以及一输出，该输入用来接收代表该同相控制信号的一输入信号，该输出耦接至该输出级的该输入，该同相子级用来驱动在其输出处的一电流以响应该同相控制信号的一逻辑状态；以及

一正交子级，包含有一输入以及一输出，该输入用来接收代表该正交控制信号的一输入信号，该输出耦接至该输出级的该输入，该正交子级用来驱动在其输出处的一电流以响应该正交控制信号的一逻辑状态。

依据一可选实施例，该输出级可用来产生该功率放大器单元的该输出信号以响应其输入处的一合并电流。