[发明专利]一种SOI功率LDMOS场效应晶体管的结构及其制造方法

权利要求书

1.一种SOI功率LDMOS场效应晶体管的结构，包括：一个含有介质埋层（2）的半导体衬底层（1）；位于半导体衬底内部的圆形开口（3）；位于半导体衬底内部的源极缓变掺杂区（4）；位于半导体衬底内部的漏极缓变掺杂区（5）；位于有源区之上的栅极结构（6）；位于栅极与有源区之间的层间介质层（7）；以及位于介质层内部的金属接触（8）；其特征在于，所述开口的下半部分嵌在漏区中呈圆形或椭圆形；所述开口中填有氧化物介质。

2.如权利要求1所述的SOI功率LDMOS器件，其特征在于，源极缓变掺杂区（4）包括N型掺杂的源极掺杂区（4a）和N型掺杂的浅掺杂源区（4b）。

3.如权利要求1所述的SOI功率LDMOS器件，其特征在于，漏极缓变掺杂区（5）包括N型掺杂的漏极掺杂区（5a）、N型掺杂的浅漏掺杂区（5b），以及圆形开口（3）。

4.如权利要求1、3所述的SOI功率LDMOS器件，其特征在于，所述开口（3）的下半部分嵌在漏区中呈圆形或椭圆形，并填有氧化物介质。

5.如权利要求1所述的SOI功率LDMOS器件，其特征在于，所述栅结构（6）由栅绝缘层（6a）和栅极材料层（6b）形成。

6.如权利要求5所述的SOI功率LDMOS器件，其特征在于，其中源极缓变掺杂区（4）和栅极（6）具有部分交叠，漏极缓变掺杂区（5）紧贴栅极（6）的边缘。

7.一种如权利要求1所述的功率器件的制造方法，包括如下步骤：提供半导体衬底；利用掩模进行离子注入，源极缓变掺杂区；在所述半导体表面形成栅极；在所述半导体表面形成开口；利用掩模进行离子注入，以在所述开口处形成漏极缓变掺杂区，所述掩模图形至少暴露所述开口，所述漏极缓变掺杂区环绕所述开口；在所述漏极缓变掺杂区内形成漏区；在所述源极缓变掺杂区内形成源区；在所述半导体表面形成氧化物介质；在所述半导体层间介质层内形成金属接触。

8.如权利要求7所述的方法，其特征在于，所提供的半导体衬底为绝缘体上硅（SOI）。

9.如权利要求7所述的方法，其特征在于，栅极形成后，还包括形成浅掺杂漏区、漏极掺杂区以及形成浅掺杂源区、源极掺杂区的步骤。

10.如权利要求7所述的方法，其特征在于，形成漏极缓变掺杂区后，在所述开口内填充氧化物，以形成氧化物隔离结构。