[发明专利]面向SOI工艺的供电电源电压的系统级优化方法

说明书

技术领域

本发明涉及集成电路计算机辅助设计技术领域，具体为SOI工艺下供电电源电压的系统级优化方法。

背景技术

随着超大规模集成电路特征尺寸逐步缩小到先进纳米工艺节点，体硅技术在材料、器件结构以及制造工艺等方面出现了一系列新问题。为了克服体硅CMOS工艺的不足，SOI技术被提出，并逐渐成为制造高速、低功耗和高集成度的超大规模集成电路的主流技术。

尽管SOI技术有着许多体硅技术不可比拟的优越性，但由于SOI技术的主要特点来自于全介质隔离（SOICMOS器件在衬底和有源区间还包含一层以SiO₂为材料的绝缘氧化埋层），而这种介质的热传导率通常比硅小两个数量级，直接阻挡了热量向衬底的传导，顶层有源区内产生的热量不能及时有效地传递出去，因而会导致SOI器件产生严重的直流自加热效应，升高了芯片的温度。

温度的升高会导致元器件（器件和互连）特性的变化，削弱电路性能（时延）并产生可靠性问题。由于温度来自于功耗，降低SOI器件自热温度的有效方法是减少器件的功耗。功耗包括静态功耗和动态功耗两部分。对于SOI工艺，其静态功耗很小，主要的功耗来自于动态功耗。由于动态功耗和电源供电电压的平方成正比，因此降低能明显减小功耗，缓解自热效应。此外，由于整个芯片将近40%的功耗来自于时钟线路插入的缓冲器（反相器）功耗，的降低也能减少缓冲器的最佳插入数目，从而减少器件功耗，降低芯片的温度。

然而，的降低会直接导致电路性能地减弱。但由于降低能导致芯片温度的下降，间接地改善电路性能，能一定程度地补偿其对电路性能产生的直接负作用。因此，如何确定电源电压的最优值，以致对于SOI工艺下的芯片能够尽量降低温度，从而降低功耗，同时又能最大化电路性能，是电路设计者需要考虑的关键问题。

电源电压乃至功耗，时延的估算可在设计流程的各个阶段进行，系统级的优化方法在设计早期进行，其价值是尽可能早地以定量方式看到优化结果，以助于设计者的初期架构。

基于以上背景，本发明提出一种面向SOI工艺的电源电压系统级优化方法。

发明内容

为了降低SOI工艺下芯片的温度同时最大化芯片的电路性能，本发明提出了面向SOI工艺的电源电压系统级优化方法，具体技术方案如下：

一种SOI工艺下电源电压系统级优化方法，其特征在于，包括如下步骤：

（1）建立芯片热模型:（公式1）；

（2）建立芯片温度与总功耗的函数关系

（公式2），

其中是封装热系数，是氧化埋层热系数，为总功耗。，对于确定的封装和SOI工艺为可预估的定值。

（3）预估总功耗的某一比例（%）为连线插入缓冲器所消耗的功率，通常，缓冲器功耗能占到总功耗的40%甚至更高。

（4）确立为了最小化一根互连线的时延所需的最优缓冲器间距和尺寸的解析模型，该模型应为最小尺寸器件输出电阻和，互连线单位长度电阻和电容的函数（公式4）

（5）确立，与电源电压和的函数关系：

（6）给出互连线的温度模型

（7）建立一个缓冲器的动态功耗模型

（公式5），

将步骤（5）（6）中的数学模型代入。

（8）给出总的缓冲器功耗模型（公式6），并根据步骤（3）的假定，确立芯片总功耗的解析表达式；

（9）将代入公式2所示的温度方程。建立与的自相关方程。

（10）结合步骤（4）-（6），确立有最优缓冲器插入的考虑温度影响的时延的解析模型；

（11）定义，计算FOM的最小值，以此求得最优的；

本发明的有益成果是，考虑了温度对SOI工艺下的芯片的功耗和电路性能的影响，在此基础上，对电源供电电压进行系统级的优化以最大化电路性能及最小化电路功耗。该优化方法的价值是尽可能早地以定量方式看到优化结果，以助于设计者的初期架构。

附图说明

图1是本发明实施例提出的方法流程图；

图2是本发明实施例的一个SOI芯片热模型示意图；

图3是本发明实施例的一个5阶环形振荡器电路示意图。

具体实施方式

下面结合附图与具体实施方式对本发明的技术方案做进一步的说明。

图1为本发明实施例提出的面向SOI工艺的供电电源电压系统级优化方法的流程图，结合该图，本发明实施例具体的步骤如下：

（1）建立如图2所示的芯片热模型: