[发明专利]一种主控电路用外围电路

说明书

技术领域

本发明涉及集成电路领域的一种主控电路用外围电路。

背景技术

集成电路中，主控电路的直流电压源Vs通过外围电路给主控电路以及主控电路所控制的两个支路上的后段PMOS管供电。外围电路通过给主控电路断电后再上电来切换主控电路所控制的两个支路的工作状态。

请参阅图1，现有技术中主控电路至少包括下列端口：L1端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口。GND端口接地，主控电路所控制的第一支路M1上的第一后段PMOS管Q1的栅极通过第一限流电阻R1与主控电路的L1端口连接，第二支路M2上的第二后段PMOS管Q2的栅极通过第二限流电阻R2与主控电路的L2端口连接。第一支路M1上的第一后段PMOS管Q1的源极以及第二支路M2上的第二后段PMOS管Q2的源极同时连接主控电路的VCC端口，从而实现第一支路M1同时与主控电路的L1端口及VCC端口的连接，以及第二支路M2同时与主控电路的L2端口及VCC端口的连接。第一支路M1上的第一后段PMOS管Q1的漏极，以及第二支路M2上的第二后段PMOS管Q2的漏极对应连接各自的后续电路。常规设计的主控电路中，I/O端口可连接并控制第三支路(图1中未显示)，当L1端口或L2端口中的任意一个处于高电平状态时，I/O端口处于高电平状态，而当L1端口和L2端口同时处于低电平或同处于高电平状态时，I/O端口处于低电平状态。

主控电路用外围电路包括：放电电容C1、直流电压源Vs、限流电阻R4、二极管D1和开关K，其中，放电电容C1负极接地，正极接主控电路的VCC端口，直流电压源Vs负极接地，正极通过开关K连接二极管D1的正极,二极管D1的负极接主控电路的VCC端口,限流电阻R4的一端连接主控电路的CLK端口，另外一端连接二极管D1的正极，使直流电压源Vs能够通过开关K对限流电阻R4和二极管D1的正极供电。

主控电路切换主控电路所控制的第一支路M1和第二支路M2的工作状态的原理如下：开关K闭合即第一次上电时，主控电路通过上升沿检测来切换第一支路M1的状态，第一后段PMOS管Q1导通，第一支路M1工作，第二支路M2不工作，L1端口处于低电平状态而L2端口处于高电平状态。当开关K断开后再闭合时，切换第二支路M2的状态，第二后段PMOS管Q2导通，第二支路M2工作，第一支路M1不工作，L2端口处于低电平状态而L1端口处于高电平状态。开关K第三次断开后闭合，第一后段PMOS管Q1和第二后段PMOS管Q2同时导通，第一支路M1和第二支路M2同时工作，即L1端口和L2端口同时处于低电平状态。再一次断开闭合开关K，则回到第一种状态，即第一支路M1工作，第二支路M2不工作，L1端口处于低电平状态而L2端口处于高电平状态，依次循环。图1中，主控电路的I/O端悬空,即未连接第三支路。

第一支路M1和第二支路M2均由直流电压源Vs供电，主控电路的记忆时间由放电电容C1的放电时间决定，第一支路M1或第二支路M2单独工作时，典型的容量为220uF的放电电容C1的放电时间为3s。当开关K断开后，第一支路M1或/和第二支路M2的供电及主控电路的记忆时间T必须依靠放电电容C1维持，主控电路的记忆时间T为放电电容C1的放电时间。第一支路M1或第二支路M2单独工作时，放电电容C1的放电时间一致。当第一支路M1和第二支路M2同时工作时，放电电容C1的放电过快导致主控电路记忆时间变短，开关K断开后，放电电容C1的放电时间只有第一支路M1或第二支路M2单独工作时的一半左右。引起主控电路同等时间切换状态无法记忆。

发明内容

本方法目的在于提供一种主控电路用外围电路，其可以保证主控电路控制的两个支路无论是单独工作还是同时工作，主控电路都能在断电后，保持记忆时间的一致。

实现上述目的的一种技术方案是：一种主控电路用外围电路，所述主控电路上设有L1端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口，其中所述GND端口接地，所述L1端口通过第一限流电阻R1连接第一支路M1，所述L2端口通过第二限流电阻R2连接第二支路M2，所述VCC端口同时连接所述第一支路M1和所述第二支路M2；

该外围电路包括：放电电容C1、直流电压源Vs、开关K、限流电阻R4和二极管D1，所述放电电容C1的负极接地，正极接所述主控电路的VCC端口，所述直流电压源Vs负极接地，正极经过所述开关K接所述二极管D1的正极，所述二极管D1的负极接所述主控电路的VCC端口，所述限流电阻R4的一端接所述二极管D1的正极，另外一端接所述主控电路的CLK端口，