[发明专利]锁相环系统

权利要求书

1.一种锁相环系统，其特征在于，所述锁相环系统至少包括：

延迟单元，用于延迟参考时钟信号和反馈时钟信号，并调节所述参考时钟信号和所述反馈时钟信号的延迟精度，以补偿所述参考时钟信号和所述反馈时钟信号之间的相位差；

锁相环部件，连接于所述延迟单元，用于基于延迟后的参考时钟信号和反馈时钟信号之间的相位差，输出锁定在所述参考时钟信号的频率和相位上的第一信号，以消除所述参考时钟信号和所述反馈时钟信号的偏斜。

2.根据权利要求1所述的锁相环系统，其特征在于，所述延迟单元包括：

第一可配置逻辑门模块，用于接收并延迟所述参考时钟信号；

第二可配置逻辑门模块，用于接收并延迟所述反馈时钟信号。

3.根据权利要求2所述的锁相环系统，其特征在于，所述第一可配置逻辑门模块和所述第二可配置逻辑门模块均采用可微调延迟的逻辑电路或者带控制信号的逻辑电路。

4.根据权利要求3所述的锁相环系统，其特征在于，所述可微调延迟的逻辑电路至少包括：

延迟电路，用于延迟所述参考时钟信号或者所述反馈时钟信号；

逻辑控制信号端，连接于所述延迟电路，用于控制所述延迟电路的开关；

其中，所述延迟电路包括多组并联连接的延迟电路支路，所述延迟电路支路用于调节所述参考时钟信号或者所述反馈时钟信号的延迟精度，所述逻辑控制信号端根据所述参考时钟信号或者所述反馈时钟信号需要延迟的精度控制各组延迟电路支路的开关。

5.根据权利要求4所述的锁相环系统，其特征在于，所述延迟电路支路至少包括：第一P型晶体管，第二P型晶体管，第一N型晶体管和第二N型晶体管；所述第一P型晶体管的源极接入电源电压，所述第一P型晶体管的漏极连接所述第二P型晶体管的源极，所述第二P型晶体管的漏极连接所述第一N型晶体管的漏极形成信号输出端，所述信号输出端适于输出延迟后的参考时钟信号或者反馈时钟信号，所述第一N型晶体管的源极连接所述第二N型晶体管的漏极，所述第二N型晶体管的源极接地，所述第二P型晶体管的栅极连接所述第一N型晶体管的栅极形成信号输入端，所述信号输入端适于接收所述参考时钟信号或者所述反馈时钟信号，所述第一P型晶体管和所述第二N型晶体管的栅极连接所述逻辑控制信号端。

6.根据权利要求3所述的锁相环系统，其特征在于，所述带控制信号的逻辑电路包括：可变延迟逻辑门电路，用于延迟所述参考时钟信号或者所述反馈时钟信号，并通过对控制信号编程以调整所述参考时钟信号或者所述反馈时钟信号的延迟精度。

7.根据权利要求2所述的锁相环系统，其特征在于，所述锁相环系统还包括：

第一分频器，连接于所述第一可配置逻辑门模块，用于将时钟源的输入时钟信号进行分频，产生输入所述第一可配置逻辑门模块的参考时钟信号；

第二分频器，连接于所述锁相环部件和所述第二可配置逻辑门模块，用于将所述锁相环部件输出的第一信号进行分频，产生输入所述第二可配置逻辑门模块的反馈时钟信号。

8.根据权利要求1-7中任一项所述的锁相环系统，其特征在于，所述锁相环部件至少包括：

鉴频鉴相器，连接于所述延迟单元，用于鉴别延迟后的参考时钟信号和反馈时钟信号之间的频率差和相位差，并产生脉冲控制信号；

低通滤波器，连接于所述鉴频鉴相器，用于滤除所述鉴频鉴相器输出的脉冲控制信号中的高频分量，并输出控制电压；

压控振荡器，连接于所述低通滤波器，用于根据所述低通滤波器输出的控制电压产生振荡电压以改变输出信号的频率和相位，并输出锁定在参考时钟信号的频率和相位上的第一信号。

9.根据权利要求1-7中任一项所述的锁相环系统，其特征在于，所述锁相环部件至少包括：

鉴频鉴相器，连接于所述延迟单元，用于鉴别延迟后的参考时钟信号和反馈时钟信号之间的频率差和相位差，并产生脉冲控制信号；

电荷泵，连接于所述鉴频鉴相器，用于根据所述鉴频鉴相器输出的脉冲控制信号产生充电电流和放电电流；

低通滤波器，连接于所述电荷泵，用于滤除所述鉴频鉴相器输出的脉冲控制信号中的高频分量，并输出控制电压，在所述电荷泵输出充电电流时，所述低通滤波器升高控制电压；在所述电荷泵输出放电电流时，所述低通滤波器降低控制电压；

压控振荡器，连接于所述低通滤波器，用于根据所述低通滤波器输出的控制电压产生振荡电压以改变输出信号的频率和相位，并输出锁定在参考时钟信号的频率和相位上的第一信号。