[发明专利]半导体存储器、半导体存储阵列及其操作方法有效

专利信息
申请号: 201410218841.X 申请日: 2014-05-22
公开(公告)号: CN105097814B 公开(公告)日: 2019-05-17
发明(设计)人: 胡建强 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L27/11521 分类号: H01L27/11521;H01L29/417;H01L21/28
代理公司: 上海光华专利事务所(普通合伙) 31219 代理人: 李仪萍
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 存储器 存储 阵列 及其 操作方法
【权利要求书】:

1.一种半导体存储器,其特征在于,所述半导体存储器至少包括半导体衬底,所述半导体衬底上至少包括一存储位结构,所述存储位结构包括:

形成在半导体衬底中的源极掺杂区和漏极掺杂区;

形成在源极掺杂区和漏极掺杂区之间的半导体衬底上的存储器栅极堆栈结构;

形成在存储器栅极堆叠结构两侧的侧墙,包括位于源极掺杂区一侧的源极侧墙和位于漏极掺杂区一侧的漏极侧墙;

形成在侧墙外侧的金属接触结构,包括位于源极掺杂区上的源极金属接触结构和位于漏极掺杂区上的漏极金属接触结构;

其中,所述漏极侧墙的厚度小于所述存储位结构中,同一行的所述存储位结构的漏极金属接触结构互相电性连接至位线,同一列的所述存储位结构的源极金属接触结构互相电性连接至字线,同一行的所述存储位结构的存储器栅极堆栈结构互相电性连接至控制栅线;当对所述半导体存储器进行擦除操作时,被选中的所述存储位结构中的所述控制栅线和所述半导体衬底提供相同电压。

2.根据权利要求1所述的半导体存储器,其特征在于:所述漏极金属接触结构低于所述存储器栅极堆栈结构。

3.根据权利要求1所述的半导体存储器,其特征在于:所述存储器栅极堆栈结构包括:位于所述半导体衬底表面的隧穿氧化层;位于所述隧穿氧化层上的浮栅层;位于所述浮栅层上的ONO层;位于所述ONO层上的控制栅层。

4.根据权利要求3所述的半导体存储器,其特征在于:所述浮栅层和控制栅层为多晶硅层。

5.根据权利要求1所述的半导体存储器,其特征在于:所述漏极侧墙为上下厚度一致的长条状。

6.一种半导体存储阵列,其特征在于:所述半导体存储阵列包括至少两行两列如权利要求1所述存储位结构。

7.根据权利要求6所述的半导体存储阵列,其特征在于:所述半导体存储阵列至少包括一存储单元,所述存储单元包括两相对设置的第一存储位结构和第二存储位结构,所述第一存储位结构的漏极侧墙和第二存储位结构的漏极侧墙之间共用一漏极金属接触结构。

8.根据权利要求7所述的半导体存储阵列,其特征在于:所述半导体存储阵列至少包括相对设置的第一存储单元和第二存储单元,所述第一存储单元和第二存储单元相邻的源极侧墙之间共用一源极金属接触结构。

9.一种半导体存储阵列的操作方法,其特征在于:所述半导体存储阵列的操作方法至少包括:

提供如权利要求6所述的半导体存储阵列;

进行写入操作:选中所述半导体存储阵列中的存储位结构,对被选中的存储位结构所连接的位线提供电压3.5V~5.5V,对被选中的存储位所连接的字线提供电压0V,对被选中的存储位结构所连接的控制栅线提供电压8V~10V,对所述半导体衬底提供电压0V;

进行擦除操作:选中所述半导体存储阵列中的存储位结构,对被选中的存储位结构所连接的位线提供电压6V,对被选中的存储位结构所连接的字线提供电压-11V。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410218841.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top